《炬丰科技-半导体工艺》微电子定义
书籍：《炬丰科技-半导体工艺》
文章：微电子定义
编号：JFKJ-21-091
作者：炬丰科技
摘要
随着电路元件特征尺寸的逐渐减小，对构成集成电路的各种薄膜层的整体表面平面化的需求大大增加。 全球平面化，作为满足行业需求的主要解决方案之一，需要遵循最有效的抛光程序。 化学机械抛光是当今半导体工业所选择的平面化方法。 CMP是一种用于玻璃抛光的古老工艺，在80年代被IBM作为一种用于SiO2抛光的微电子制造工艺首次采用。 为了在小型化设备尺寸上实现有效的平面化，需要更好地理解在流体浆状介质存在的情况下，衬垫和晶片界面上发生的物理、化学和摩擦-机械现象的复杂相互作用。 尽管CMP的研究突飞猛进，但CMP过程中仍存在一些初期问题，如分层、微划痕、盘状、侵蚀、腐蚀、CMP后清洁效率低下等; 这方面的研究仍在发展中。 对CMP的基本理解对于描述、优化和建模过程是非常必要的。 CMP技术将对全球1350亿美元半导体市场的30%产生积极影响。 本文综述了CMP工艺的概况，抛光的科学原理和机理，以及不同的金属和介质CMP工艺。 讨论了耗材对CMP工艺的影响、CMP后清洗、不同CMP工艺的建模以及未来的发展趋势。
1. 介绍
1．1. 广义半导体制造工艺模块
不断增加的电路密度、功能和多功能性的竞争对手和客户驱动的需求导致了芯片生产线的“前端”的进化和革命性的进步，电路元件就是文章全部详情：壹叁叁伍捌零陆肆叁叁叁在这里制造的。 以及“后端”，这些元件被适当地连接到集成电路(IC)中。 芯片互连，或“互连”，作为本地和全球布线，连接电路元件和分配电源。 为了整合和适应诸如缩小功能尺寸、提高设备速度和更复杂的设计等改进，对“后端生产线”过程进行了研究 ，采用BEOL技术制备的结构的截面扫描电子显微图:BEOL结构的0.5 mm CMOS逻辑器件和堆叠接触和vi 随着“前沿线”工艺的发展，降低栅氧化层厚度和沟道长度的重要性也越来越大。 图1(a和b)显示了使用BEOL工艺制作的多级互连结构。
1.2增加器件密度 略
1.3缩放和时延 略
1.4需要整平 略
2.化学机械抛光工艺 略
3.化学机械抛光过程耗材 略
