一、前言

    计数器是较为基础的逻辑，很多其他逻辑可依靠计数器实现，如控制器，分频。原理为通过统计时钟脉冲的个数来输出计数值。

二、工程设计

2.1 设计代码

工程设计以计数20的计数器为例

测试代码

2.2 综合结果

综合后的网表可知，6位的计数器由6个LUT和6个FF实现，多余的一个连接到rst的LUT1是用于取反，因为rst低电平复位

2.3 仿真结果

下图仿真中，计数输出out在计数到19后从0开始，符合预期