散文网

专心当一个坑的空间

  • 主页

  • 我的文章

  • verilog $test$testpluargs使用方法介绍
    2023-07-05
  • 记录一下verilog重复例化的两种方式
    2023-06-10
  • 分享一个用ChatGPT写的自动化测试的Python脚本
    2023-06-11
  • pullup和pulldown在verilog中的使用方法
    2023-06-10
  • 用VIM正则表达式进行批量替换的小练习
    2022-07-22
  • Cache的三种映射和局部性
    2022-07-20
  • VIM宏操作
    2022-07-19
  • Verilog 数据类型
    2022-01-16
  • SystemVerilog用户自定义和枚举数据类型
    2022-01-11
  • HDLbits 刷题记录 3.2.4 More Circuit
    2021-04-11
  • HDLbits 刷题答案 3.2.3 Shift Registers(6-9)
    2021-03-25
  • HDLbits 刷题答案 3.2.3 Shift Registers(1-5)
    2021-03-25
  • HDLbits 刷题答案 3.2.2 Counters
    2021-03-24
  • HDLbits 刷题记录 3.2.1 Latches and Flip-Flops（下）
    2021-03-19
© 2006-2015 sanwen.net