HDLbits 刷题答案 3.2.3 Shift Registers(6-9)

3.2.3.6 32-bit LFSR

建立一个32-bit的Galois LFSR，tap位于32,22,2和1

3.2.3.7 Shift register

实现该电路

复位的时候，需要把q0,q1和q2也置零，否则运行结果不对

3.2.3.8 Shift register

写一个顶层的Verilog (命名top_module)，假设n=4

写一个子模块，命名MUXDFF，通过例化的形式实现上述电路

其中：

• R连接SW

• clk连接KEY[0]

• E --> KEY[1]

• L --> KEY[2]

• W --> KEY[3]

• 输出连接到LEDR[3:0]

3.2.3.9 3-input LUT
在这个中，将设计一个8x1存储器的电路，其中写入存储器是通过移位完成的，读取是“随机访问”，就像在一个典型的 RAM 中一样。然后，将使用电路实现一个3输入逻辑功能。

首先用8个D触发器创建一个8-bit移位寄存器，寄存器的输出记作q[7]......q[0]，移位寄存器的输入记作S，并连接到q[0]，enable控制是否进行移位

扩展电路中，有三个额外输入端A,B,C和一个输出端Z，当ABC=0时，Z=q[0]，当ABC=001时，Z=q[1]…