AMD的第二代3D V-Cache技术提供高达2.5 TB/s的带宽
AMD发布了公司第二代3D缓存，展示了新技术的新优化和增强，2023年国际固态电路大会是该公司第二次公开有关新I/O芯片的信息。
AMD公司透露的其中一张图片是其下一代3D V-Cache的新I/O芯片的首次亮相。这一新的I/O芯片已在最新的Ryzen 7000 X3D“Raphael”CPU上亮相。
与非X3D cpu相比，AMD将在L3缓存中增加更多内容，使一个小芯片的大小达到96 MB，并基于7nm工艺节点技术。L3缓存堆叠在5纳米Zen 4核复合管芯（CCD）上。虽然下一代将拥有更小的缓存管芯，但它将保持相同的晶体管数量。然而，晶体管密度从最初的114.6 MTr/mm²增加到130.6 MTr/mm²，并达到2.5 TB/s的更高带宽，与5800X3D设计相比提高了25%。
AMD公司将硅通孔（TSV）连接面积调整了一半。Zen 4的CCD目前安装在Ryzen 7000 X3D消费处理器和EPYC 9004服务器/工作站CPU上。现在，I/O管芯将在发布时针对消费者和服务器型号进行更改，并将具有两个全局内存互连端口，从而消除了同时使用三个CCD的配置。
新芯片还将提供128位DDR5物理层（PHY）和32位纠错码存储器（ECC），每32位通道8位，是PCIe 5.0物理层的28倍，比Zen1/2/3按需计算集成（cIOD）少4倍。最后，小芯片预计将提供128个着色器核心。
