本题链接：

https://hdlbits.01xz.net/wiki/Sim/circuit9

这是一个时序电路。 阅读仿真波形来确定电路的作用，然后实现它。

题目

答案

输出波形

未知电路

非阻塞赋值属于并行执行语句，即下一条语句的执行和当前语句的执行是同时进行的，它不会阻塞位于同一个语句块中后面语句的执行。

非阻塞赋值语句使用小于等于号 <= 作为赋值符。

条件（if）语句用于控制执行语句要根据条件判断来确定是否执行。

条件语句用关键字 if 和 else 来声明，条件表达式必须在圆括号中。

条件语句使用结构说明如下：

• if 语句执行时，如果 condition1 为真，则执行 true_statement1 ；如果 condition1 为假，condition2 为真，则执行 true_statement2；依次类推。

• else if 与 else 结构可以省略，即可以只有一个 if 条件判断和一组执行语句 ture_statement1 就可以构成一个执行过程。

• else if 可以叠加多个，不仅限于 1 或 2 个。

• ture_statement1 等执行语句可以是一条语句，也可以是多条。如果是多条执行语句，则需要用 begin 与 end 关键字进行说明。

参考内容：

4.2 Verilog 过程赋值 | 菜鸟教程 (runoob.com)

https://www.runoob.com/w3cnote/verilog-process-assign.html

4.5 Verilog 条件语句 | 菜鸟教程 (runoob.com)：

https://www.runoob.com/w3cnote/verilog-condition-statement.html