VL17 用3-8译码器实现全减器

38译码器为什么和全减器有关系？这个问题我刚看到题目很懵，以前从没听说过有设计关系，所以大概就是真值表非常类似了，我们画出了全减器的真值表

可以看到，输入有8种情况，这说明他是接在38译码器后面的，根据数电知识，我们可以知道，D的表达式为D=m1+m2+m4+m7,Co = m1+m2+m3+m7

说明当这些位拉高的时候D和Co有对应的输出，同时我们注意到，该译码器是取反过后的译码器，也就是当输出000的时候，输出1111_1111

所以我们要进行取反，可以在rtl中看到，

可以类推，任何一个3bit的输入，都可以用一个38译码器来表示逻辑。