《数字CMOS VLSI分析与设计基础》目录

第一章 MOS晶体管工作原理
    1.1 MOS晶体管的结构特点和基本原理
        1.1.1 MOS晶体管的基本结构
        1.1.2 MOS晶体管的基本工作原理
        1.1.3 MOS晶体管的分类
        1.1.4 MOS晶体管的结构特点
    1.2 MOS晶体管的阈值电压分析
        1.2.1 影响阈值电压的因素
        1.2.2 体效应对阈值电压的影响
        1.2.3 离子注入调节阈值电压
        1.2.4 短、窄沟效应对阈值电压的影响
    1.3 MOS晶体管的电流方程
        1.3.1 四端器件的完整电流方程
        1.3.2 简单电流方程
        1.3.3 饱和区沟道长度调制效应
    1.4 MOS晶体管的瞬态特性
        1.4.1 MOS晶体管的本征电容
        1.4.2 MOS晶体管的寄生电容
        1.4.3 MOS晶体管瞬态分析的等效电路
        1.4.4 MOS晶体管的本征频率
第二章 MOS器件按比例缩小
    2.1 按比例缩小理论
        2.1.1 CE规则按比例缩小理论
        2.1.2 CV规则按比例缩小理论
        2.1.3 CMOS IC实际按比例缩小规则
        2.1.4 未来CMOS按比例缩小的趋势
    2.2 高电场效应对按比例缩小器件性能的影响
        2.2.1 栅氧化层漏电问题
        2.2.2 热电子效应
        2.2.3 源-漏穿通和雪崩击穿
        2.2.4 载流子迁移率退化以及速度饱和
2.3 不能按比例缩小的参数的影响
        2.3.1 阈值电压的控制
        2.3.2 热电势对电流的影响
        2.3.3 亚阈值电流的影响
        2.3.4 源漏串联电阻的影响
        2.3.5 反型层电容的影响
        2.3.6 连线延迟时间的影响
    2.4 VLSI发展的实际限制
第三章 CMOS IC工艺流程及电路中的寄生效应
    3.1 集成电路制作中的几个基本工艺步骤
        3.1.1 氧化
        3.1.2 光刻
        3.1.3 掺杂
        3.1.4 淀积
    3.2 CMOS IC工艺流程
        3.2.1 传统的p阱CMOS工艺
        3.2.2 n阱和双阱CMOS工艺
    3.3 CMOS IC中的寄生效应
        3.3.1 场区寄生MOS晶体管
        3.3.2 体硅CMOS中的寄生闩锁效应
        3.3.3 连线的寄生效应
第四章 CMOS反相器和CMOS传输门
    4.1 CMOS反相器的直流特性
        4.1.1 CMOS反相器的结构和基本特性
        4.1.2 CMOS反相器的直流电压传输特性
        4.1.3 CMOS反相器的直流噪声容限
    4.2 CMOS反相器的瞬态特性
        4.2.1 阶跃输入情况
        4.2.2 非阶跃输入情况
        4.2.3 反相器的对延迟时间
    4.3 CMOS反相器的功耗
    4.4 CMOS反相器的设计
    4.5 CMOS和NMOS电路性能比较
        4.5.1 饱和负载反相器
        4.5.2 耗尽型负载反相器
        4.5.3 电阻负载反相器
        4.5.4 CMOS反相器与NMOS反相器性能比较
    4.6 CMOS传输门
        4.6.1 NMOS传输门特性
        4.6.2 PMOS传输门特性
        4.6.3 CMOS传输门
第五章 CMOS静态逻辑电路设计
    5.1 静态CMOS逻辑门的构成特点
    5.2 CMOS与非门的分析
        5.2.1 与非门的直流电压传输特性
        5.2.2 与非门的瞬态特性
    5.3 CMOS或非门的分析
        5.3.1 或非门的直流电压传输特性
        5.3.2 或非门的瞬态特性
    5.4 CMOS与非门和或非门的设计
        5.4.1 所有管子取相同尺寸
        5.4.2 使PMOS管和NMOS管具有相同的导电因子
        5.4.3 按串联管子增大n倍的设计
        5.4.4 全对称设计
        5.4.5 CMOS与非门设计举例
    5.5 组合逻辑电路的设计
        5.5.1 “与或非”门的设计
        5.5.2 实现不带“非”的组合逻辑
        5.5.3 “异或/同或”电路
        5.5.4 复杂逻辑功能电路的设计
    5.6 类NMOS电路
    5.7 传输门逻辑电路
        5.7.1 传输门的逻辑特点
        5.7.2 传输门逻辑电路设计举例
        5.7.3 传输门阵列逻辑
        5.7.4 用传输门逻辑实现ALU
    5.8 差分CMOS逻辑系列
        5.8.1 级连电压开关逻辑
        5.8.2 互补传输管逻辑
        5.8.3 双传输管逻辑
第六章 动态和时序逻辑电路设计
    6.1 动态逻辑电路的特点
    6.2 预充-求值的动态CMOS电路
        6.2.1 纹波动态逻辑电路
        6.2.2 预充-求值的动态CMOS电路
        6.2.3 预充-求值动态电路中的电荷分享问题
        6.2.4 预充-求值动态电路的级连
        6.2.5 时钟信号的设计
    6.3 多米诺CMOS电路
        6.3.1 多米诺CMOS的结构特点
        6.3.2 多米诺CMOS中的电荷分享问题
        6.3.3 CVSL多米诺电路
        6.3.4 多输出多米诺电路
    6.4 时钟CMOS电路
    6.5 无竞争动态CMOS电路
        6.5.1 两相时钟信号偏移引起的信号竞争
        6.5.2 NORA电路
        6.5.3 四相时钟动态电路
        6.5.4 真正的单相时钟电路技术
    6.6 CMOS触发器
        6.6.1 双稳态电路
        6.6.2 R-S触发器
        6.6.3 D触发器
        6.6.4 J-K触发器
    6.7 时序逻辑电路
        6.7.1 移位寄存器
        6.7.2 计数器
第七章 输入、输出缓冲器
    7.1 输入缓冲器
    7.2 输入保护电路
        7.2.1 栅击穿问题
        7.2.2 输入保护电路
    7.3 输出缓冲器
    7.4 脱片输出驱动级的设计
        7.4.1 CMOS IC输出与TTL接口设计
        7.4.2 输出驱动能力设计
    7.5 三态输出和双向缓冲器
        7.5.1 三态输出
        7.5.2 双向缓冲器
第八章 MOS存储器
    8.1 DRAM
        8.1.1 DRAM单元设计
        8.1.2 灵敏再生放大器
        8.1.3 DRAM的总体结构
        8.1.4 DRAM的刷新
    8.2 SRAM
        8.2.1 SRAM单元设计
        8.2.2 SRAM中的灵敏放大器
        8.2.3 SRAM减小功耗和提高速度的一些技术
        8.2.4 SRAM的性能指标
    8.3 ROM和PLD
        8.3.1 掩模式ROM
        8.3.2 PROM和EPROM
        8.3.3 可编程逻辑器件
第九章 MOS IC的版图设计
    9.1 VLSI的设计方法
        9.1.1 自顶向下的设计过程
        9.1.2 全定制设计
        9.1.3 半定制设计
    9.2 门阵列和标准单元设计方法
        9.2.1 门阵列的总体结构
        9.2.2 门阵列的基本单元设计
        9.2.3 宏单元设计
        9.2.4 布局布线
        9.2.5 标准单元和积木块设计方法
    9.3 版图设计
        9.3.1 集成电路版图的内容
        9.3.2 版图的平面布局设计
        9.3.3 版图设计规则
        9.3.4 版图设计实例
第十章 SOICMOS简介
    10.1 SOI CMOS工艺
    10.2 薄膜SOIMOSFET的基本特性
    10.3 短沟薄膜SOIMOSFET的二级效应
第十一章 BiCMOS电路
    11.1 MOS和双极型器件性能比较
    11.2 BiCMOS工艺和器件结构
    11.3 BiCMOS逻辑门的设计
    11.4 BiCMOS和CMOS电路性能的比较
    11.5 BiCMOS电路实例