《炬丰科技-半导体工艺》复合硅化物栅电极的等离子刻蚀

书籍：《炬丰科技-半导体工艺》

文章：复合硅化物栅电极的等离子刻蚀

编号：JFKJ-21-495

作者：炬丰科技

摘要

为了在 VLSI 应用中获得难熔金属硅化物复合结构（即硅化物/多晶硅/栅极氧化物）的优势，必须在对基本规则或后续晶圆加工几乎没有影响的情况下定义这些结构。本文研究了使用平行板和筒形等离子体反应器的薄膜定义。平行板系统符合所有标准。使用 CF4/O2 等离子体研究了多晶硅、WSi2 和 SiO2 的蚀刻速率。定义的复合结构的边缘轮廓取决于组成层的蚀刻速率比，这些结果与各向同性蚀刻的经典模型一致。一个过程被定义为可接受的边缘轮廓。

复合结构的背景

最近，高导电难熔金属或其硅化物已被用作多晶硅电极和互连线的替代品。一种技术涉及用高导电材料直接替代多晶硅。Crowder 和 Zirinsky  提出的这种技术的替代方案包括一层掺杂的多晶硅，上面覆盖着难熔金属二硅化物。这种复合结构（polycide）保留了众所周知的多晶硅/SiOg 界面的优点，同时提供了低电阻率的硅化物导体。多晶硅 IGFET 器件的电气特性最近已被证明与同时加工的多晶硅 IGFET 器件等效。

处理程序

通过在单晶 <100> 硅晶片上生长 45 nm 的热 SiO2 来制备样品。200 纳米低压 CVD 多晶硅，原位掺杂磷，浓度为 1 或 2 x IO21 cm一3，然后被沉积。随后，200 nm 的 WSi? 在预热到 150°C 的晶片上共蒸发。蒸发技术的细节之前已经报道过 (13)。、

发现未退火的 WSi2 的蚀刻速率是不可再现的并且变化高达 30%。这种变化对于过程控制是不可接受的。然而，在 N2 中在 1000°C 下进行 15 分钟的短均化退火足以稳定 WSi2 蚀刻速率。

本研究中使用了两种类型的等离子蚀刻机。最初的工作是在带有铝蚀刻隧道的桶式反应器中进行的。石英室的直径为 8 英寸，长度为 13 英寸。25 瓦的射频 (13.56 MHz) 功率电容耦合到反应器中。在蚀刻循环期间，压力保持在 27 帕斯卡，CF4/O2 气体流量为 20sccm。外部石英加热器允许将腔室加热到 75°C。第二等离子体蚀刻反应器是具有径向向内流动模式的平面系统。400 瓦的 13.56 MHz 射频功率被施加到水冷上电极。在接地的下电极上保持 40°C 的温度。压力保持在 33 帕斯卡，CF4/O2 的总流量为 170sccm。该反应器如图 3 所示。

结果

桶式反应器的径向蚀刻速率不均匀性是众所周知的 (21)。为了最大限度地减少 WSi2 薄膜的这种径向不均匀性，CF4/ 中必须具有高 O2 浓度（M8% O2）。氧气。WSig 在 CF4 中含 8% O2、0.2 Torr、25W、75°C 腔室温度的条件下的蚀刻速率为〜80 nm/min 小样品。不幸的是，WSia 的蚀刻速率比：在这些浓度下，多晶硅是 2:1。