《炬丰科技-半导体工艺》3D堆栈技术发展趋势概论
书籍:《炬丰科技-半导体工艺》
文章:3D堆栈技术发展趋势概论
编号:JFKJ-21-324
作者:炬丰科技
摘要
在增加IC性能与功能时,同时降低其尺寸,耗电量与成本。其中,矽通(Through Silicon Via; TSV)技术引进技术,可加速支撑孔支撑技术上的应用技术,可满足以上需求。特别是在异质元件整合上,具有重 要的地位。针对多领域整合需求,3D 技术是少数的解决方案,然而目前还有很多技术挑战尚待克服。
构装技术之演进
由于电子产品之新月异,所以对抗轻、体积小、及重量越来越小,个性柴油之类的功能不断增加,相对应地应有1/0点狼牙也快速嗢加,同时牛仔尺不断缩小,以一种方式提供更佳的性能表现。另外1个要不同性能的元件,例如:将被动元元件(被动)、微机电元件(MEMS)等进行异质元件整合。

系统级构装 略
发展三维整合技术(3D集成技术)之駆动力
一次完整的整体技术发展的未来动力,主要是规模缩小的,也就是使构装体缩小到最小的体积。间的终点(Stacked Packages)和终点终点(Stacked Die等)方案,其导线连接长度太长。因导线连接长度太长,足球终点讯号传输速度变慢,以及电力消耗增加。
发展矽通孔


共同设计及投拟之工具 略
无凸块式的导线结构 略