fpga verilog语法篇 1基本概念 7时间

对仿真时间进行保存.其宽度一般为64bit. 通过$time进行赋值.

在verilog测试程序中(tb程序)

可以通过下面代码,来创建一个晶振波形出来.

便于在没有板子的情况下仿真测试.

(此为系统函数,通常用于调试代码用,通常是不能综合的)

verilog中关于延迟,

(通常用于测试代码,通常不能综合)