HDLBits (51) — 真值表
2022-02-26 00:46 作者:僚机Wingplane | 我要投稿
本题链接:
https://hdlbits.01xz.net/wiki/Truthtable1
在前面的练习中,我们使用了简单的逻辑门和几个逻辑门的组合。这些电路是组合电路的例子。组合意味着电路的输出只是其输入的函数(在数学意义上)。这意味着对于任何给定的输入值,只有一个可能的输出值。因此,描述组合函数行为的一种方法是明确列出输入的每个可能值的输出应该是什么。这是一张真相表。
对于有N个输入的布尔函数,有2的N次方可能的输入组合。实际表的每一行列出了一个输入组合,因此总有2的N次方行。输出列显示每个输入值的输出应该是什么。

上述真值表适用于三输入一输出函数。对于8种可能的输入组合,它有8行和一个输出列。有四种输入组合,其中输出为1,四种输入组合中输出为0。
从真理表中综合电路
假设我们想要构建上述电路,但我们仅限于使用一组标准逻辑门。如何构建任意逻辑函数(表示为真值表)?
创建并实现真值表函数的电路的一个简单方法是以乘积和的形式表示函数。乘积(意为“或”)之和(意为“和”)是指在真值表的每行使用一个N输入与门(用于检测输入何时与每行匹配),然后是一个或门,该或门仅选择那些导致输出为“1”的行。
对于上面的示例,如果输入与第2行、第3行、第5行或第7行匹配,则输出为“1”(这是一个4输入或门)。如果x3=0,x2=1,x1=0,则输入匹配第2行(这是一个3输入与门)。因此,这个真值表可以通过使用4个和门(OR在一起)以标准形式实现。

题目
创建一个实现上述真理表的组合电路。


答案

输出波形



