集成时钟门控单元（Integrated Clock Gating Cell）

时钟门控是一种常用的技术，通过时钟使能信号，关闭进入后续模块的时钟来降低功耗。简单的时钟门控功能只需要一个"与门”或“或门”，但往往存在问题。假设使用带时钟的与门，高电平EN边沿的到来可能与时钟边沿不一致。在这种情况下，时钟信号将会出现故障。

为了避免这种情况，使用了一种特殊的时钟门控单元，它将EN与时钟边沿同步。这些被称为集成时钟门控单元或ICG。有两种常用的ICG单元类型：

1.与门方式（高电平使能EN）

与门前加入一个负边沿触发锁存器（negative edge triggered latch）将时钟信号与EN信号同步

EN为低电平时，GCLK为低电平；锁存器输出（latch o/p）为高电平时，GCLK为高电平。

2.或门方式（高电平使能EN）

或门前加入一个正边沿触发锁存器（positive edge triggered latch）。当EN低电平时，GCLK保持高。注意，锁存器输出在或门输入端是反向的。所以当EN高电平时，在时钟上升沿锁存器Q=1，GCLK=CLK=1；时钟跳变为低电平后，GCLK=CLK=0。如此循环。

欢迎交流！如果喜欢点个赞吧~

注释翻译自：https://vlsi.pro/integrated-clock-gating-cell/