数电学习笔记29——常用的组合逻辑电路（5）

教材：阎石《数字电子技术基础》（第五版） 高等教育出版社

视频教材：

4.3.4 加法器

加法器是构成算术运算器的基本单元。

一、1位加法器

(1) 半加器：

①　如果不考虑有来自低微的进位将两个1位二进制相加，称为半加。实现半加运算的电路称为半加器。

②　半加器的真值表、逻辑函数式、逻辑图、符号如图。

③　A、B为两个加数，S为相加的和，CO是向高位的进位。

(2) 全加器：

①　在将两个多位二进制相加时，除了最低位之外，每一位都应该考虑来自地位的进位，即将两个对应位的加数和来自低位的进位3个数相加。这种运算称为全加，所用的电路称为全加器。

②　全加器的真值表、逻辑函数式、卡诺图如图，CI为进位输入端。

③　双全加器74LS183的逻辑图、符号如图。

二、多位加法器

(1) 串行进位加法器

①　串行进位加法器：只要依次将低位全加器的进位输出端CO接到高位全加器的进位输入端CI，就构成串行进位加法器。

②　串行进位加法器每一位的相加结果都必须等到低一位的进位产生以后才能建立起来。

③　串行进位加法器优点：简单；缺点：运算速度慢。

④　4位串行进位加法器电路如图。