CMOS模拟集成电路设计实例——二级运算放大器设计（下）

2022-04-18 14:19 作者:ic初学者 0人读过 | 我要投稿

『见贤思齐焉，见不贤而内自省也。』

——《论语 · 里仁篇》

[解释] 见到一个品德能力超过自己的人，就要想着自己要努力跟他一样；见到一个不如自己的人，就要反思自己是不是有一样的缺点。

本文将介绍二级运算放大器电路的仿真、优化和性能总结。

放大器电路的仿真

文章【CMOS模拟集成电路设计实例——二级运算放大器设计（上）】对如图1所示二级运算放大器的电路参数进行了基本计算，得到了电路的一套基本设计参数，但结果并不精确。以此为起点，基于更为精确的电路SPICE模型，采用工艺厂家提供MOS器件模型，开展详细的电路的仿真，得到电路的精确性能结果。必要的情况下，需要对电路进行优化和调整，以便得到想要的电路性能。

图1 二级运算放大器实例

根据图1和计算结果，采用virtuoso电路编辑软件在lab1中创建opamp_2stage单元，电路图如图2。注意M6的尺寸W/L采用3×16=48，即W=3μm×16叉指，L=1μm；M7为3×8=24，即W=3μm×8叉指，L=1μm。这样可以与M4以及M5保证精确的比例关系。

图2 设计的放大器电路图

创建如图3的仿真电路图。

(a) 伪差分输入

(b) 差分输入

图3 放大器开环仿真电路的电路图

启动ADE，设置好仿真数据存放路径以及工艺库，并且设置仿真电路中的变量，vpower=3.3，vbias=1.65，va=0.1m，f0=100K，Iref=30u。对放大器进行直流、交流、瞬态以及噪声的仿真，仿真设置如图4。

(a)瞬态仿真分析

(b) 直流仿真分析

(d) 噪声仿真分析

图4 放大器的瞬态、DC、AC以及Noise仿真设置

运行直流仿真的OP仿真后，可以获知电路的工作点信息。如图5。通过工作点分析，要验证所有MOS晶体管是否处于其饱和区。不包括电流基准电路部分的电流情况下的放大器功耗为

包括放大器所有支路电流的功耗为

满足设计要求。

根据放大器的工作点仿真，可以得知放大器输入共模范围（ICMR）为

其中OP仿真得到的饱和电压vdsat就是MOS晶体管的过驱动电压VOD。这里注意到M1和M2由于存在衬偏效应，造成其阈值电压0.8826V要大于估计值0.7V。由于在设计的过程中，VOD5留出了较多的余量，因此总体上ICMR下限接近满足设计指标，可以通过增加M1、M2或者M5的尺寸来减小VOD从而降低ICMR下限值。ICMR上限是满足设计指标要求的3.3V –0.5V=2.8V。

通过工作点的分析还可以得知输出允许的范围。M6的|VOD|为434.9mV，M7的VOD为309.9mV，即下限为309.9mV，上限VDD – 434.9mV，可见满足设计要求输出摆幅范围（下限0.5V，上限VDD – 0.5V）。

通过工作点的分析，考察第一级增益级的gm和第二级增益级gm的情况，gm1=85.7μs而gm6=855.2μs，基本满足gm6=10gm1的关系，但gm1和gm6均小于设计值的94.25μs和942.5μs。

图5 放大器的静态工作点

运行AC仿真后，可以获知电路的交流小信号性能结果。AC的结果打印出如图6的相频特性和幅频特性。相位裕度PM已经接近60°，满足45°的设计要求。直流增益为4893倍（约为73.8dB）满足设计要求，与设计结果5036倍（约为74.04dB）也较为接近。只是增益带宽积没有达到预期指标，但差距不大。在OP分析中可知M1、M2的gm没有达到预期值，这样导致增益带宽积下降。下一步优化电路时可以适当增加M1、M2的宽长比或者偏置电流来提高gm，但要注意的是，这会使VOD值发生变化，进而影响输入共模范围。

图6 放大器的相频特性和幅频特性

在vpower=3.3、vbias=1.65、Iref=30u偏置下，施加的瞬态输入激励是幅度为0.1mV、频率为f0=100KHz的正弦信号，运行TRAN仿真后，可以得放大器的瞬态响应，如图7，可见输出信号与输入信号之间存在一定的相位差，输出信号幅度与输入信号幅度的比值为80.92/0.2=404.6（约为52dB），即100KHz输入正弦信号时的增益为52dB，可见和交流仿真得到的幅频特性结果是一致的。

图7 输入为正弦信号的瞬态响应

运行noise仿真后，可以掌握电路的噪声情况。噪声特性曲线如图8的输出噪声和输入噪声特性图。

图8 放大器的噪声特性图

图9 放大器的转换速率的仿真电路

为了进行放大器的转换速率slew rate的仿真，创建如图9的仿真电路图，采用单位增益闭环形式。其中电流源同样采用电流镜复制的形式实现，放大器驱动1pF负载，电源电压为vpower=3.3，输入偏置电流源Iref=30u。同相输入端施加偏置为2.15V、高低电平分别为±650mV的方波信号以便模拟1.5V到2.8V的大信号阶跃输入。运行tran仿真后，得到如图10的瞬态结果波形图，从中可见正负转换速率分别为96V/µs和89.4V/µs，均满足设计要求。

(a) 正转换速率结果

(b) 负转换速率结果

图10 放大器的转换速率的仿真结果

到此为止，通过电路仿真得到了设计的放大器电路的初步仿真结果，各主要性能指标如表1。可见除了增益带宽积和输入共模范围的下限没有达到预期指标，其他主要指标满足设计指标。增益带宽积以及输入共模范围可以通过调整M1、M2以及M5的宽长比或者偏置电流来优化电路。

表1 放大器的初步仿真结果

放大器电路的优化

下面针对没有到达预期设计指标的GBW和ICMR下限开展优化设计。通过提高M1、M2的gm可以提高增益带宽积，如果不改变偏置电流，增加M1、M2的宽长比，则可以提高其gm。

由此得到，优化后的M1、M2的宽长比为

取优化后的M1、M2的宽长比为（W/L）opt=3，可知M1、M2的过驱动电压的改变量为

这样同时也降低了ICMR的下限值，使其更加满足预期的设计指标。

为了满足gm6≥10gm1的关系，M6和M7的尺寸也做相同比例的增加，gm1增加约为原来的1.225倍，为了计算方便并且留有余量，这里M6和M7的尺寸增加为原来的3/2，即M6的尺寸W/L采用3×24=72，即W=3μm×24叉指，L=1μm；M7为3×12=36，即W=3μm×12叉指，L=1μm。这样可以与M4以及M5保证精确的比例关系。使得M6、M7直流的电流增加为原来的3/2倍，同时M6尺寸也增加为原来的3/2倍，这样gm6也提高为原来的3/2倍。

根据优化后M1、M2的尺寸结果，修改lab1中的opamp_2stage单元，电路图如图11。修改M1的尺寸W=3μm，L=1μm；M6的尺寸W=3μm×24叉指，L=1μm；M7的尺寸W=3μm×12叉指，L=1μm，其他不变。采用相同的仿真条件重新开展直流工作点（dc中的op）、交流（ac）、瞬态（tran）以及噪声（noise）仿真。

图11 优化的放大器电路图

通过工作点分析，验证所有MOS晶体管也都处于其饱和区，如图12，不包括电流基准电路部分的电流情况下的放大器功耗为

包括放大器所有支路电流的功耗为

满足设计要求。放大器输入共模范围（ICMR）为

其中饱和电压就是MOS晶体管的过驱动电压VOD。可见ICMR下限已满足设计指标。ICMR上限是也满足设计指标要求的3.3V–0.5V=2.8V。

对于输出允许的范围，M6的|VOD|为435.84mV，M7的VOD为310.06mV，即下限为310.06mV，上限VDD–435.84mV，可见仍满足设计要求输出摆幅范围（下限0.5V，上限VDD–0.5V）。

通过工作点的分析，电路优化后，第一级增益级的gm1=107.321μS，大于设计值的94.25μS。第二级增益级gm6=1.2829ms，符合优化电路的预期gm6=855.2μs×3/2=1.2828ms，大于设计值942.5μs，并且满足gm6≥10gm1的关系。

图13 优化后放大器的相频幅频特性

针对优化后的放大器运算AC仿真后，将AC的结果打印出如图13的相频特性和幅频特性。可见增益带宽积已经达到52.175MHz，满足设计指标要求的50MHz，仿真结果与设计预期比较接近。相位裕度PM同样接近60°，满足45°的设计要求。直流增益为5997倍（约为75.6dB），满足设计要求。

在同样的条件vpower=3.3、vbias=1.65、Iref=30u下，施加的瞬态输入激励是幅度为0.1mV、频率为f0=100KHz的正弦信号，运行TRAN仿真后，优化后放大器的瞬态响应如图14，由于优化后的放大器的带宽增加了，这样造成在同样的100KHz正弦输入下，输出的相位和增益与优化前是有一些差别的。输出信号幅度与输入信号幅度的比值为99.53/0.2=497.65（约为54dB），即100KHz输入正弦信号时的增益为54dB，这和交流仿真得到的幅频特性结果也是一致的。