挑战物理极限、延续摩尔定律，台积电 1nm 以下工艺取得重大突破

前不久，IBM 发表了 2nm 制程芯片，并表示是世界首创。作为行业老大的台积电不甘示弱，日前，台积电携手台湾大学、美国麻省理工学院（MIT），在 1nm 以下工艺取得突破性进展，相关研究在 Nature 期刊公开发表。

目前最先进的半导体工艺已达到 5nm，苹果的 A14 Bionic、高通的骁龙 888 都采用这一工艺生产。而台积电 3nm 预计在 2021 下半年年进入风险试产阶段，2022 年下半年量产。

在这之前，芯片工艺已数次突破极限。曾经很长一段时间，7nm 被认为是基于硅芯片的物理极限，摩尔定律遭遇挑战。一旦晶体管小于 7nm，它们在物理结构上会非常集中，以至于产生量子隧穿效应，漏电将变得非常严重。不过台积电和三星还是各显神通，用极紫外（EUV）工艺推进到 5nm FinFET。

随着 3nm 工艺的临近，人类再一次逼近硅基半导体的极限，此前台积电有信心将工艺推进到 2nm 甚至 1nm。不过相关研究还是停留在纸面上，没有任何实质性进展。如果不能解决相关技术难题，3nm 工艺很有可能是未来半导体芯片的极限了。

台积电的这项研究发现：二维材料结合半金属铋能达到极低的电阻，接近量子极限，可以进一步缩小器件尺寸并扩展摩尔定律，有助于实现半导体 1nm 以下的艰巨挑战。

目前硅基半导体主流制程，在工艺达到 3nm 厚，芯片单位面积能容纳的晶体管，已逼近硅的物理极限，芯片效能已无法逐年提升。一直以来，科学界对二维材料寄予厚望，却苦于无法解决二维材料高电阻、及低电流等相关难题，以至于新兴材料替代硅基材料，始终停留在理论阶段。

此次由台积电与台大、麻省理工学院共同发表的研究成果，首先由麻省理工团队发现在二维材料上搭配半金属铋（Bi）的电极，能大幅降低电阻并提高传输电流。随后台积电技术研究部门将铋（Bi）沉积制程进行优化，台大团队并运用氦离子束微影系统将元件通道成功缩小至 nm 尺寸，最终取得了这项突破性的研究成果。