5G LDPC设计和LDPC HARQ

2021-07-09 09:09 作者:余网优化 0人读过 | 我要投稿

对于NR，提高了信道编码的性能和计算复杂度，同时有效地解决块长度扩展和速率兼容性问题，包括增量冗余（IR：incremental redundancy）HARQ。

不规则LDPC码在二进制输入AWGN信道上被证明是可以实现提升容量的。尽管不规则码在表示或实现上可能更复杂，但是已经证明，与具有相同程度的所有可变节点和相同程度的所有检查节点的规则LDPC码相比，不规则LDPC码可以提供优越的纠错/检测性能。除了不规则性之外，先进的LDPC设计，比如802.11n，通常会采用更多的结构来提高性能。这种附加结构不会实质性地改变解码过程，但它可以提高性能。

许多实用的LDPC码都是用提升过程构造的。这些LDPC码的图是由一个较小的图（有时称为基本图或原图）的相互连接的副本形成的。。基本图定义基本变量节点（与码位关联）和基本检查节点（与奇偶校验方程关联）之间的（宏）连接。所提出的基本图由一个高速基图（称之为核心图）和一次奇偶校验位扩展组成。为了获得良好的性能，所提出的基本图构造使用了穿孔信息节点。它还包含一个二次奇偶校验位的累加链，使得LDPC码易于编码。存在某种程度的一个奇偶校验位，它是被删节点的奇偶校验，以及其他与被删节点具有一条或两条边的校验节点。通过在核心图中形成现有信息和奇偶校验位的平价，从核心图中获得用于较低速率的增量冗余HARQ（IR-HARQ）码位。这个过程被称为扩展。

基本图副本之间的互连是通过将边与基图的边的副本一样进行渗透而形成的。一个常用的选择是使用循环移位置换。在这种情况下，所产生的LDPC码也称为准循环码（802.11n/11ad设计也是准循环LDPC码）。其中一个动机，特别是使用提升结构和循环提升，是它能够有效地并行LDPC解码器。具有在一个时钟周期中处理每个提升边缘（或等效Z实际边缘）的硬件能力，使得非常高吞吐量解码器能够方便地实现以满足NR的数据速率要求。这种处理能力是许多现有802.11n硬件实现中固有的。由于提升是基于循环矩阵的，所以编码操作大大简化。另一个原因是提升的代码具有相对紧凑的描述。实际上，为了指定LDPC码，只需要描述基图级别上的码比特与奇偶校验方程之间的连接，而基图的块长度通常较小。代码规范通过描述基图中每个边的非负整数（模块提升大小Z）来完成。注意，最终代码是通过替换基图中的每个边而得到的，置换矩阵是提升大小的恒等矩阵，但由与该边关联的整数周期性地移动。所提出的LDPC设计也是准循环的，类似于802.11n LDPC码。

典型地，LDPC码的解码硬件对LDPC码设计是不可知的，即，一旦硬件已经为特定的并行性和存储器确定了尺寸，表示不同速率和块长度的多个基图就可以在同一硬件上运行而没有任何额外成本。此外，添加新的代码/基图不需要改变解码器硬件。

下面描述LDPC基图的示例结构。蓝色圆圈对应于基图中的码位。红色方块对应于基本图形中的奇偶校验。每个基本码位顶部的加密狗代表一个传输的位。被刺穿的节点（为了增强性能）不传输，没有加密狗。二次奇偶校验位累积链显示在右侧，带有绿色边。下面显示的示例基本图的大小等于基本变量节点的数量24。假设基图被提升一个值，那么最终的代码块长度，包括被删节点，由下式给出。传输的码块长度将是为了获得这样的（循环）提升，每一条边都与一组整数模中的整数相关联。因此，对最终PCM的描述也简化了：它简化为对基图的描述，以及定义提升的整数列表，每个一个基边。