大家好我是明镜止水III（知乎id：茅子梭战队长III），2021年全国大学生电子设计竞赛高频组全国二等奖。

今天我来讨论一下2023年电赛B题！！

这应该算是一个里程碑吧，我们电赛高频类赛题，首次出现以“微波技术基础”这门课的知识为核心内容的赛题。严格来说，仅仅是微波技术基础的第一章“传输线理论”里的内容！只要你掌握了传输线的各种基本概念、基本参数、基本运算以及史密斯圆图的应用，通过这题斩获一个电赛大奖并不是一件困难的事情。

简单概括一下，2023电赛B题，就是给了我们一根同轴线，让我们在终端开路的时候去测它的长度。然后根据测出的长度，判断终端接了什么东西并去测量。

一、λ/4阻抗变换性和λ/2阻抗还原性

简单提一下长线理论里的这一重要知识。 在微波传输线的长线理论中，基尔霍夫那套集总参数电路的做法已经完全崩坏——当导波的波长与线的长度在物理上比拟时，同一导体上的电位分布在某一个固定的时刻不再恒等于固定值，而随沿线的位置变化而变化。 打个比方，假如终端是开路，那么当传输线足够长的时候，你可以在这根传输线上找出某个点，使得你以该点为始端接上去用之后，居然是短路的！！ 我们平常所使用的同轴线都是SMA接口的标准50Ω特性阻抗传输线，如下图。

拿到这个题有一个困难，那就是同轴线的始端必须是一端口的（B题说明1里明确指出入射反射波并行处理）。就是说通过测量，我们自始至终只能获得“混合信号输出”这一个信息。有没有什么办法，既能利用这个信息推导出做题需要的条件，又能有办法测出所需的数值呢？ 不难想到的是，根据已知的“终端开路”条件，我们可以利用 λ/4 阻抗变换性或是 λ/2 阻抗还原性，使用一种功分器（串联分支或并联分支），将我们的信号源和测量电路分离开来。

那我们到底是使用这两种性质中的哪一种呢？选用的功分器应是串联分支还是并联分支呢？这是两个需要结合起来考虑的问题。大家想想，如果我们在同轴线始端开一个串联支节，已知终端开路，如果我们输出的频率正好是 λ/2 ，那始端就开路，功分器的另一支节会因为开路而无信号输出。反之，如果输出的频率正好是 λ/4 ，始端相当于短路，支节会因通路而有信号输出。同理，对于并联支节，已知终端开路，如果我们输出的频率正好是 λ/2 ，那始端就相当于开路，支节会有信号输出。反之，频率 λ/4 ，始端相当于短路，支节也一样短路，此时无信号输出。你可以在草稿纸上画张图便于你理解。

有了以上设想，不难联想到，我们需要一个扫频源，把这个正好是 L=λ/4 （或 λ/2 ）的波长找出来，交给测量电路进行逻辑判断和测量处理。不难想到无信号输出的那一时刻更好捕获（更便于进行逻辑判断），而我们更希望扫频源的频率比较低，所以倾向于选择 L=λ/4 的情况，而这种情况对应无信号输出所需的支节应是并联支节。在测量电路的局部，我们可以将扫频输出的信号进行包络检波处理，将其转化为电平，交由处理器进行逻辑判断。

审题知最长测量长度也就20m，最短1m，其四分之一波长对应的频率分别是3.75MHz和75MHz。使用并联T分支将传输线的始端分成两路，一路扫频输出，另一路即为测量电路。 这里我以并联T分支和 λ/4 阻抗变换性原理为基准，设计一个符合题意的方案如下图所示：

注意到题设5s测量限时，为了保险，我们可以从3MHz扫频到80MHz，每0.01s步进0.2MHz扫频输出。使用DDS本振AD9954模块，DDS的后级用宽带电流反馈运放OPA694设计一个放大器，放大15dB左右，尽可能使输出的所有频率的扫频信号电压峰峰值不小于6V，这样包络检波后电平的幅度就不会小于3V。AD9954模块的输出已是50Ω ，但带有直流分量，那么你在设计OPA694放大器的时候，要注意输入和输出一定要交流耦合（阻容耦合），并且输入、输出阻抗一定要严格50Ω 匹配。虽然这个“OPA694增益放大”模块，在系统处于理想工作的状态下它没有作用，但是它实际上可以使我们对各种电平的测量更加方便，在减小误差上有很大的作用。在文章的末尾我们还会讨论到它。

由于本题没有限制处理器，那么性能足够的单片机、FPGA、树莓派等处理器均可使用。尽量选择响应快、计算性能优越的，因为处理器将要处理一些公式的运算，其中包括复数运算和换算。文章以下简称“处理器”。

我们先不看发挥部分。测量电路我们直接采用包络检波、滤波后送给处理器，写个程序当处理器接收到“0”的时候，立即记录下当前扫频的频率 f 并终止扫频，再根据 f=c/λ 计算出 λ （结果记得除4）。 c 是光速。当然为了保险你要记得查看同轴线里填充的介质的参数，是不是 ε0 、 μ0。如果使用二极管检波的话，建议用宽带电压反馈运放OPA847做一个跟随器接在包络检波的前面，以避免二极管反复导通截止对前级引起的不良影响。

本题对包络检波的性能提出了要求，要求包络检波输出的带尖刺的信号的峰峰值足够小。最理想的情况是峰峰值接近0，即直接输出纯电平，这样就可以去掉后级的低通滤波器，避免因使用滤波器而降低测量精度。不得不使用有源滤波器的话，注意你的有源滤波器不能在无激励的时候有直流输出，以及不能有增益和衰减。跟随器要交流耦合、50Ω 的输入输出阻抗、无增益及衰减。以上这些细节直接影响测量精度，对于后文所有提到跟随器+包络检波+滤波的模块均要遵从以上原则。

为了更加方便和准确的判断“0”电平，可以在输入处理器前加一级电压比较器（如TLV3501），此时对“0”电平的判断也可以改写为对“下降沿”的判断。

二、史密斯圆图

我发现命题人故意设计了这样一些条件，“长度检测”和“负载检测”居然是分开两个按钮的！还有，涉及到“负载检测”的地方，无一不是建立在“已经完成长度检测且长度不变”的基础上！ 你说这是巧合，有人信吗？这不正是方案设计的灵感来源！ 接下来，我们就要通过史密斯圆图，来判断终端不再开路时，接入的究竟是电阻还是电容。

在这里我就不科普史密斯圆图的原理和用法了，有兴趣的小伙伴自行查找资料学习。

当终端开路时，终端在史密斯图上的位置位于 A 点：

当从终端向始端移动 λ/4 时，到达 B 点：

此时箭头上弧 AB 的长度代表了波长的四分之一，即我们测出的线长。 下面讨论当终端不再开路时的情形，将它们进行比对，以此确认基础部分（3）的做法。

①：如果接了一个电阻，由于其没有电抗，且由题可知此电阻小于特性阻抗50Ω，因而它一定出现在电压波节线的某点 C 上，如图所示：

当移动 λ/4 后，它会出现在与原点中心对称的位置 C′ 上，如图：

无论如何移动，它应始终在属于他自己的等反射系数圆上转动，不会达到短路点。此时测量电路包络检波后的结果应永远无法得到“0”电平。

②：如果终端接的是电容（纯电抗），那么它在史密斯图上的位置就必然位于纯电抗圆位于下半平面的某点 D 上，这种情形下，就可以存在一个频率 f′ ，使得扫频达到该频率时，包络检波输出一个“0”电平。具体到史密斯图上，就是 D 沿纯电抗圆顺时针旋转到了 D′ 点，而 D′ 点其实就是短路点 B ！！！如图所示：

那么基础部分（3）我们需要做的事情就很明确了！重复完全一样的扫频操作，然后由处理器判断扫频过程中，包络检波的输出是否遇到了“0”电平，有，那就是电容，没有，那就是电阻！！

三、反射系数与输入阻抗的关系

发挥部分（1）（3）都是对细节上提出的要求，结合我们之前的设计方案，只要细节做得足够好，都不会出问题。我们主要讨论的，是重中之重，发挥部分（2）如何实现。 

我们首先看看电容如何测定。 

负载是电容时，从终端到始端一定是沿着纯电抗圆顺时针移动的，它的反射系数模值为1，使得我们可以在移动的过程中找到短路点和开路点，这就能使得我们的测量装置检测出“0”电平予以记录，而我们在做基础部分（2）的时候，还计算出了一个数值，那就是长度L。当终端开路时，我们接收到“0”电平时得到了一个测量长度值 L 。

那么我们再想想，当终端是电容，且我们已经判断负载为电容时，假如我们重复同样的操作得到另一个测量长度值 L′ ，这个 L′ 它有什么物理意义呢？这里我再次将两站图贴出来，大家比照一下，看看 L 和 L′ 究竟告诉了我们什么信息。

没错，这个 L′ 其实就是等于告诉了我们辐角！！ 定义归一化长度 ξ=L′/L ，那么 ∠DOD′ 的大小就等于 180°×ξ 了！！ 而纯电抗圆的反射系数模值为1，自此我们得到了完全确定负载阻抗值的两个必备要素——反射系数的模值和辐角。 

测量完毕，用我们著名的“反射系数与输入阻抗的关系”公式，在处理器里直接计算出反射系数对应辐角与反射系数模值1在史密斯圆图上对应的点的阻抗！

电容测量完毕！

四、λ/4阻抗乘积定律

解决完了电容的问题，接下来就是测量电阻了。 这个其实比起电容稍微难些，因为使用的是完全不一样的测量方法。我们找回前面看过的 C 和 C′ 的图，继续分析。

值得注意的是， C 所处的位置是电压波节线（电压最小），而 C′ 所处的位置是电压波腹线（电压最大）。而我们的同轴线始端和支节之间是并联，也就是说同轴线始端电压最大（小），那么支节输出的（送给测量电路的）电压就必然最大（小）！

那我们怎么去测量和区分呢？ 设终端负载的实际电阻是 R ，转动 λ/4 后的电阻为 R′ ，同轴线特性阻抗为 R0 ，则关系可以表示为： R·R′=R0^2 ，这就是著名的λ/4 阻抗乘积定律。

某个时刻在支节上输出的电压应与从同轴线始端看进去的输入阻抗的模值成正比。那么如果我们持续不断的进行基础部分（2）里的扫频，并且假设我们的扫频源输出的射频信号电压幅度不变，我们会发现从支节输出的射频信号的电压幅度值忽高忽低周期性变化。这是 C 点在属于它自己的等反射系数圆（图中灰色圆）上周期性转动的必然结果。

但是事实上我们根本不需要扫频，也并不需要对扫频源进行稳幅处理，我们只需要继续使用我们测出 L 的那个频率 f ，固定输出这个频率就行了，这就能确保传输线始端一直处在电压波腹线（电压最大处）上。 此时，始端位于 C′ 点，这是电压最大的地方。我们包络检波，测出 C′ 点的电压幅度 U′

然后，我们断开扫频源与并联T分支之间的连接，将扫频源输出的信号，直接进送进包络检波测出其输出的电压幅度 U0 ，定义归一化电阻 γ=R′/R0 ，那么以上各物理量必然满足如下关系：

①： U′/U0=R′/R0=γ 

②： R·R′=R0^2

其中 R0=50Ω ，联立该方程，即可解得 R 的值。

这里对公式①稍作解释。由于前面分析过，传输线终端接一个小于特性阻抗的电阻，且长度等于 λ/4 时，其在始端被等效为一个纯电阻且阻值最大（因为处在电压波腹线上），那么我们从扫频源到同轴线的方向看进去，U′ 的测量电路与这个纯电阻是并联的。即对应了前面我说的“某个时刻在支节上输出的电压应与从同轴线始端看进去的输入阻抗的模值成正比”。

电阻测量方案如下图所示。值得注意的是， U′ 和 U0 需要分开测量，不能让两路独立的测量电路被并联起来。因而我们需要用一个单刀双掷电子开关，将二者的测量在时间上有所区分。自己设计程序，让处理器控制电子开关来先后测量并存储 U′  和 U0 。原理如下图所示。

自此，电阻测量的问题就转化为了DC电压的测量问题，准备把你的大奖抱回家吧！

五、结语、创新与误差分析

总的来说这个题还是首次涉及到微波技术基础里的传输线理论等内容，硬件和软件都不难实现，很基础的一道题。但是这道题几乎涵盖了“传输线理论”中绝大部分重点知识，综合性还是很强的。大家一定要重视基础知识的学习，电赛将来也会陆续出现电磁场与电磁波、微波技术与天线等基础课程的相关测量与实验电路问题。

其实我的这个设计方案，不但可以测量电容，也可以测量电感！我们测量并计算 ∠DOD′ 的时候，因为电容一定处在史密斯圆图的下半平面，那么 ∠DOD′ 的值就一定小于 180° 。当它大于 180° 时，那他不就是电感了吗！同理，我们的方案，去测量终端电阻值大于特性阻抗的电阻也完全可行！只不过就是从电压波腹线变成电压波节线罢了，仍然是纯电阻，完全可行！

如果微波技术基础学习的很扎实的同学，在看到我这篇文章“测量电阻值”的方法的时候，其实已经敏锐的注意到了，它的实质其实是在测量反射系数的模值。当我们的终端负载换为一个未知负载的时候（比如电容电阻并联组合或电感电容串联组合），那么这个负载在史密斯图上的位置就完全不确定了。但是如果我们使用一模一样的操作去计算我上面提到的归一化阻抗 γ ，你发现它可以唯一确定反射系数的模值！即 γ=(1+|Γ|)/(1−|Γ|) 。因而我们的装置可以测量任何负载组合的反射系数大小！！

那么对于发挥部分的创新部分，我们是不是可以自豪的说，我们做到了创新？

最后再来讨论一下误差分析。

我们B题，最核心最关键的一环就是基础部分（2）对同轴线长度的测定。

首先我们必须确认一件事情，那就是射频线路中的每一个模块的前后级都严格满足50Ω 阻抗匹配！具体到模块上，首先AD9954是自带50Ω 输出阻抗的，那么你需要用矢量网络分析仪检查OPA694放大器，OPA847跟随器的输入、输出阻抗是否严格满足50Ω 阻抗匹配，测量其S21观察史密斯图在扫频频率范围内（3~80MHz）是否严格位于史密斯圆图上的匹配点O，以驻波比小于1.05为准。如果你采用的DDS不是AD9954而是其他DDS或振荡器，那就必须确认你使用的DDS或振荡器的输出阻抗严格满足50Ω 阻抗匹配。以上对阻抗匹配的要求至关重要，若不满足，整个测量系统直接崩溃。但是，只要它们满足了匹配且 L 的测定没有问题，那么后续电容电阻的测量均不会出现问题。

确认了射频线路已经满足阻抗匹配后，如果用我的方案，测出来的长度比实际长度更大或是更小，该怎么办呢？别急，这都是意料之中！

①：如果显著的观察到不论测量什么长度，测量值 L 都比实际值要小

那说明处理器记录的扫频频率 f 比我们需要的真实值要大。不难联想到，由于题目限时了测量时间为5s以内，我们扫频输出频率的变化速度不可避免的比较快，那么如果从测量电路到处理器这一线路拥有一定的响应延迟，出现这一现象也就不奇怪了。

解决思路：几乎任何仪器的使用都需要校准，我们的作品也一样。多进行几组测试，估算出需要修正的频率值，修改程序使得停止扫频后我们所记录的频率要小于当前的扫频频率。当测量对的上号的时候，就说明测出的 f 是正确的。只要 f 正确了， L 就一定正确，后面测量的电阻电容（在确认射频线路已经满足阻抗匹配后）就一定正确。

②：如果显著的观察到不论测量什么长度，测量值 L 都比实际值要大

考虑是“对‘0’电平的检测”这一环节由于某些原因，过于超前了。不论你的“‘0’电平检测线路”里是使用电压比较器，还是直接采用ADC采样判断，都有很大的可能性是你对逻辑“0”的判断所选取的基准电压太大了，使得电平幅度还没有降到一个较为理想、接近0V的数值时，你的处理器就已经将其判断为逻辑“0”并予以记录了。

解决思路：这里我们就可以大谈特谈“OPA694增益放大”的作用了。记得我前面提到了这么一句话：“虽然这个‘OPA694增益放大’模块，在系统处于理想工作的状态下它没有作用，但是它可以使我们对各种电平的测量更加方便，在减小误差上有很大的作用”。为什么它能减小测量误差呢？正是因为当扫频输出的射频信号的电压峰峰值足够大的时候，我们对“0”电平判断所选取的基准电压也可以变得足够大！这是一个相对的问题！比如，你的扫频输出的电压峰峰值大概是6~8V，那么包络检波后电平的幅度大致就是3~4V。这时，你的ADC，或者电压比较器TLV3501，就可以将基准电压选在30~50mV左右，低于这个数值去判“0”，测量结果应当是相当精确的。