TeaCon 茶后谈第 170 期

Verilog 是一种业界常用的硬件设计语言（Hardware Design Language），你可以用 Verilog 描述你想要的数字电路，然后交给相应的程序自动生成符合要求的电路出来。Minecraft 中也有一套基于红石（Redstone）的玩法可以模仿现实世界的数字电路——经过多年发展，这套玩法甚至形成了一个不容小觑的社区。那么是否有可能把 Verilog「翻译」成红石电路？答案是有！2017 年秋，来自麦吉尔大学（McGill University）的 Francis O'Brien 发布了他与其他人合作的毕业设计作品：Minecraft HDL，一套把 Verilog「翻译」成红石电路的合成工具，连带相应的报告、参考文献等一同发布在了 https://github.com/itsFrank/MinecraftHDL。项目随后在 /r/feedthebeast 发布（相关链接：https://redd.it/79pold），一经披露便引起热议并累计收获 500+ upvote。只可惜此项目自发布伊始便停在了 Minecraft 1.10.2 直到现在——很多毕业设计大抵也有着相同的命运。【本期编辑：3TUSK】