神电测控：LabVIEW FPGA番外篇：实验59：在FPGA上利用LabVIEW编写锁定放大器（LIA）

1、概述

       本示例使用 LabVIEW开发编写下位机FPGA程序来实现锁相环、混频器和低通滤波器。

2、描述

     锁相放大器（Lock in Amplifier，缩写LIA）是一种可以在极低的信噪比环境中检测已知频率的正弦信号的幅度和相位的仪器。此示例展示了如何使用 LabVIEW FPGA软件工具包在黑金的Spartan6开发板（AX516）上构建锁相放大器LIA。

     图1说明了锁相放大器的原理。锁相环 (PLL) 将锁定参考通道中的频率并生成干净的正弦波。然后跟混频器中的信号相乘，将信号通道中的弱正弦波调制为直流频率。经过低通滤波器后，可以显示弱正弦波的幅度和相位。

     在本实验中，PLL、混频器和低通滤波器全部由LabVIEW FPGA软件编程实现。基于FPGA的锁相放大器的硬件和性能参数如下：

     锁相放大器原理的详细说明见附件中的“锁相放大器原理.pdf”。有关如何设置示例的详细说明，包括硬件和软件要求，请参阅附件中的“LIA_IPnet_Readme.pdf”。