EMI辐射发射超标案例

2023-08-17 21:42 作者:liht1634 0人读过 | 我要投稿

一、概论

二、辐射源距离接口太近

三、关键信号线未布内层

四、电源地平面分割不合理

五、530K～1.71MHz单杆天线辐射超标

1、案例1-DCDC电源模块

1）试品EUT单杆天线辐射超标值 2）EMC测试Setup布置图 3）整改过程

4）原因分析与解决 5）增加Y电容产生的不良影响

2、案例2-减小输出电感

六、其它辐射超标的原因

七、电源EMI解决

1、对开关电源进行EMI设计

1）开关电源设计前 EMI 一般应对策略 2）开关电源设计后 EMI 的实际整改策略 -- 辐射部分

3）开关电源设计后 EMI 的实际整改策略 -- 传导部分 4）开关电源 EMI 的对策处理小结

2、案例1-DCM反激电源的EMI解决

3、案例2-优化Layout

4、案例3-续流二极管并联电容

1）辐射超标 2）辐射整改

---------------------------------------------------------------------------------------------

一、概论

造成EMC辐射超标的原因是多方面的，接口滤波不好、结构屏效低、电缆设计有缺陷都有可能导致辐射发射超标，但产生辐射的根本原因却在PCB的设计。从EMC方面来关注PCB，主要关注这几个方面：

⑴从减小辐射骚扰的角度出发，应尽量选用多层板，内层分别作电源层、地线层，用以降低供电线路阻抗，抑制公共阻抗噪声，对信号线形成均匀的接地面，加大信号线和接地面间的分布电容，抑制其向空间辐射的能力。

⑵电源线、地线、印制板走线对高频信号应保持低阻抗。在频率很高的情况下，电源线、地线、或印制板走线都会成为接收与发射骚扰的小天线。降低这种骚扰的方法除了加滤波电容外，更值得重视的是减小电源线、地线及其他印制板走线本身的高频阻抗。因此，各种印制板走线要短而粗，线条要均匀。

⑶电源线、地线及印制导线在印制板上的排列要恰当，尽量做到短而直，以减小信号线与回线之间所形成的环路面积。

⑷电路元件和信号通路的布局必须最大限度地减少无用信号的相互耦合。

RE理论干扰源分析：EMC实验中RE理论干扰源的详细分析。

------------------------------------------------------------

在PCB的不同的设计阶段所关注的问题点不同。在元器件布局阶段需要注意：

1）接口信号的滤波、防护和隔离等器件是否靠近接口连接器放置，先防护，后滤波；电源模块、滤波器、电源防护器件是否靠近电源的入口放置，尽可能保证电源的输入线最短，电源的输入输出分开，走线互不交叉；

2）晶体、晶振、继电器、开关电源等强辐射器件或敏感器件是否远离单板拉手条、连接器；

3）滤波电容是否靠近IC的电源管脚放置，位置、数量适当；

4）时钟电路是否靠近负载，且负载均衡放置；

5）接口滤波器件的输入、输出是否未跨分割区；除光耦、磁珠、隔离变压器、A/D、D/A等器件外，其它器件是否未跨分割区；

------------------------------------------------------------

在PCB布线阶段需要注意：

1）电源、地的布线处理无地环路，电源及与对应地构成的回路面积小；

2）差分信号线对是否同层、等长、并行走线，保持阻抗一致，差分线间无其他走线；

3）时钟等关键信号线是否布内层（优先考虑优选布线层），并加屏蔽地线或与其他布线间距满足3W原则，关键信号走线是否未跨分割区；

4）是否无其他信号线从电源滤波器输入线下走线，滤波器等器件的输入、输出信号线是否未互相并行、交叉走线；

尽管我们制定了种种PCB布局布线规则，但是在实现这些规则的时候，无论我们如何努力，设计中的缺陷总是象病魔一样挥之不去。因为实际设计的时候总会存在这样或者那样的原因使得我们无法完全满足设计规则。但是往往这些无法满足规则的地方给以后的认证带来麻烦。

---------------------------------------------------------------------------------------------

二、辐射源距离接口太近

最典型的辐射源莫过于晶振，每一个PCB工程师都知道晶振应该远离I/O接口，但是产品设计工程师所要求的PCB往往尺寸有限，器件繁多，于是在经过种种考虑后，PCB工程师“不得不”把晶振放置在I/O接口处。无论在其他地方花了多少心思去考虑EMC，一个不合理布局的晶振会很轻易将你的努力毁于一旦。

在PCB设计时首先要考虑辐射源的排放位置，尽量远离拉手条和电源输入端口。对于晶振，在PCB上的影射区域一定要铺铜处理，其输出端引线不允许走PCB的表层，应走在内层(如能再做包地走线处理则更为理想)。其输出串联相应的磁珠。另外，PCB层划分和分层也是影响辐射发射指标的一个关键因素，应该结合单板的具体情况统筹考虑处理。

拉手条：插在背板上的子卡需要一个把手，便于把它从背板上拽下来，这个把手就叫拉手条。

------------------------------------------------------------

经典案例描述：

M产品进行EMC摸底测试，发现在50MHz、75MHz频点严重超标，在100MHz、125MHz……等25MHz的倍频点的幅值也很大，接近CLASS A级限值线。

由幅值较高的频点均为25MHz倍频的实验现象，怀疑设备内部存在25MHz晶振并且对该晶振的处理不当。经查，发现有两种接口板上有25MHz晶振。近场探测证实正是这两块板附近25MHz的倍频点发射较大。检查单板的PCB，发现PCB及对晶振的处理主要存在以下缺陷：

1）晶振距离拉手条过近；

2）晶振输出端引线在PCB的表层上走了很远一段距离；

3）晶振在PCB上的影射区域没有完整的铺铜；

4）晶振距离电源输入端口距离过近；

5）PCB分层不合理，其中一块6层板只有一层是作了很多分割的地层。

这些因素为晶振上的骚扰提供了传播途径，骚扰可以通过临近的走线和电源线耦合到其他单板和电缆，同时还可以通过空间直接耦合到机盒外，引起辐射发射超标。

在晶振的外壳上用铜箔进行局部屏蔽和接地处理后重新测试，100MHz～300MHz之间的25MHz的谐波基本消除，50MHz和75MHZ频点的幅值也大幅下降了近10dB，可以达到指标的要求，测试通过。

---------------------------------------------------------------------------------------------

三、关键信号线未布内层

关键信号线特别是时钟线要走内层也是PCB布线的一个基本常识。但是哪些线属于关键信号线呢？人们往往十分注意从晶体、晶振、时钟驱动器里面出来的时钟线，却往往忽视了另一类具有周期性质的走线——譬如特定的地址线。

对于周期性信号线(其频谱幅值大)不仅仅自身要避免在表层过多走线，而且对于在内部与之并行临近的走线也要考虑是否允许通过过孔走出内层。

有关内容详见：信号与系统，主要参看“傅里叶变换与频域分析”这部分。

------------------------------------------------------------

经典案例描述

某产品在RE测试时，37.5MHz处存在较大的辐射，测试曲线如下：

因为37.5MHz是12.5MHz的3倍频，我们怀疑与板上25MHz晶振有关，于是将输出端33ohm电阻断开，结果37.5MHz辐射没了，附近频段也很干净。这说明37.5MHz频点确实和25MHz时钟有关。

经过分析，我们发现37MHz时钟流向图是：

FPGA出来的A0、A1、A2、A3、A4地址线，在无业务状态下，根据协议要求 A3/A4将产生规则的01010101......交替信号，由25MHz时钟上升沿触发，其频率是12.5MHz。 37.5MHZ正是其3次谐波。而协议要求A0、A1、A2电平每变化一次要加入1F，其信号不是周期性变化的方波。由于我们一般认为地址线的干扰较小，不会产生周期性干扰，所以在PCB布局布线时没有注意，走在表面层，并且走线很长，到达背板后延伸至其他单板。实际这两位地址线中的信号却是周期性的矩形波，与时钟信号波形完全相同。较长的走线，周期性变化的信号，加上表面走线导致这一段线路的辐射超标。测试时候我们切断A3、A4两根地址线的时钟匹配电阻，37.5MHz干扰消失，证明了我们的判断是正确的。在后来的改板中纠正了设计缺陷后，37.5MHz干扰不再出现。

---------------------------------------------------------------------------------------------

四、电源地平面分割不合理

在测试的时候，电源地的分割问题也是最容易出问题的地方之一。电源地平面地分割问题是PCB EMC设计中存在地老问题，不同的工程师有不同的看法，甚至到现在也没有达成统一。目前存在两种意见：

观点1：隔离信号地系统

单板的GND是个独立的系统，不和PGND发生联系，与设备内部形成闭环系统，只通过DC/DC与外部相连。板上地PGND是结构在背板、单板上的延伸，用于屏蔽、防护器件的能量泄放、防静电。BGND是-48V的回流线，出于安全考虑，BGND要和结构外壳连接，单点连接即可，通常在电源单元进设备的入口处，或者设备的供电柜上作BGND和PGND短接。

GND作为数字信号的回流地，主要是同低压电源发生能量传递关系，其绝对电位并不会影响工作状态，重要的是与电源之间产生稳定的电位差给器件工作。因而出于担心GND上面存在干扰电平或者绝对电位与机壳不一致而将其连接起来的做法理由并不充分。业内现阶段流行GND与机架连接的目的是遏制GND上的高频噪声。

GND和相应的电源作为一个隔离的系统，不会产生静电积累问题。静电积累是有前提条件，首先要有物质之间的相互摩擦；其次这种摩擦能够导致大量的电荷转移；第三，能够引起静电积累材料的往往都是绝缘的非金属，因为这些物质自身不能同空气发生缓慢的放电过程，金属和其它导电物质具备向空气缓慢放电地特质，因此它们不易产生静电积累。只要将GND完全隔离，避免使其和外界发生摩擦，就没有必要给GND接电阻到结构以泄放静电电荷。

------------------------------------------------------------

观点2：统一信号地系统

产品的GND和结构主体彻底合并成同一个网络，PGND代表结构和结构在背（单）板上的衍生网络，PGND在电气网络上就是GND。这个方案的关键是如何“统一”！ GND和结构之间连接关系只有“多点接地”才是满足EMC要求的。因此每块单板需要搭配金属大平板，螺钉连接以保证良好接地，并且接地点之间间距满足1/20波长规则。

当GND作为信号回流通道时它就是GND，当作为静电泄放、屏蔽等用途时又是PGND。这种“一地两用”地理论基础是高频电路与电磁场和电磁波理论。对任何信号而言，信号回流走最低阻抗通道，不是物理上的最小路径。到了高频下，趋肤效应显著，即使一块金属板，正面和反面对高频都是两个通道。最低阻抗地原则和趋肤效应保证了即使GND接到结构上，高速信号地回流也不会到处都是，它始终在信号线的下方，与信号线互为耦合，环路电感达到最小。这种做法是随着电子产品信号频率不断升高，电磁兼容要求日益严酷的背景下应运而生的。实现这个规划的难度在于这个方案考虑了高频但是对低频干扰存在风险，由于结构与GND在事实上连在一起，因此，结构必须良好接大地。否则不但不能泄放干扰，相反还会引导干扰损坏器件。实现该方案的第二个难度在于“接地”。单板的GND如果通过单点和结构相连，这不是EMC的“接地”，这样做的后果是：高频干扰依然没有遏制，却给了低频干扰一个通道长驱直入。EMC接地必须多点把GND连接到结构，其次接地点之间地间距满足设备最高的主要工作频率波长的1/20。第三，不能完全指望螺钉接地，单板必须是金属化孔亮铜直接与结构平面“面-面”接触，并且压紧，螺钉可以用尼龙的，因为螺钉不是接地用的，螺钉达不到高频接地要求。落实这几条措施才是达到“GND接地”地目的，否则只是形式上的接地，事实上的“不良接地”。

这个方案的优点是GND上的干扰通过结构低阻抗通道泄放到大地，减小空间辐射幅度，有利于EMC。不足是增加接地系统的复杂性，并且结构成本有增加。

------------------------------------------------------------

总结：分割地将对PCB Layout提出很高的要求，若 PCB 工程师不精通原理图，不完全了解每条信号的返回路径，地分割不合理很容易把信号的最佳返回路经给切断了，被切断最佳返回路经的信号必须要通过别的途径返回，这样返回信号很可能会出现狼入羊群、羊入狼群的不良现象。环路面积的增加也会使得 EMI 辐射更加严重。所以尽量采用统一地，对不同类型的地可用磁珠隔离。如下图虚线框内磁珠隔离了 AGND 和 PGND。

BGND是-48V的回流线，同样原因，BGND要和结构外壳连接，单点连接即可。这个方案的结果是DC/DC两端的地通过结构短接在一起。用直流的眼光看，BGND、PGND、GND是等电位。为了达到DC/DC输入输出两端交流隔离的目的，一般要求BGND仅仅单点连接结构，并且只在设备电源入口。

对于采用-48V的单板，其-48V电源和地平面(走线)应当注意，在单板上，电源部分必须单独划分出去，要充分考虑不要和单板上面信号部分产生干扰。因为数字干扰很容易通过电源线辐射出去。

------------------------------------------------------------

经典案例：-48V电源地受信号地耦合造成干扰

某基带在RE测试时发现在频点32.76MHZ处辐射较高，准峰值为53.8dB超过CLASS A限值近4dB，结果如下图所示：

在定位过程中发现，主控板不插在槽位的时辐射就会消失，只要主控板一插上无论其它单板如何配置，该点的辐射均存在。过程中还发现在电源线上串上磁环，该点的辐射也消失。为了确定辐射源的耦合途径，首先对背板和主控板的PCB进行了详细的审查，发现：

1）CellBus时钟走线是采用两端匹配的方式，通过上拉电阻匹配到VTT层，原理图如下。

2）VTT和-48V、-48V_GND的电源平面有大面积的重合。

若VTT滤波电容选择不合理，可能会把干扰传入VTT层，而VTT层与-48V电源层在主控板上有大面积的重合，-48V电源层很有可能被耦合到干扰。

最后经过定位确认正是VTT电源层受到CellBus的影响后，对-48V电源层耦合，然后通过电源线对外辐射造成超标。

---------------------------------------------------------------------------------------------

五、530K～1.71MHz单杆天线辐射超标

1、案例1-DCDC电源模块

1）试品EUT单杆天线辐射超标

如下图，标准线(绿色粗线)30dBuV/m，EUT测试55.19dBuV/m。

由于频谱超标带宽较宽，可以判定非时钟、晶振辐射超标引起，初步判定辐射在电源。最终对EMC有决定性影响的是输入端口噪声，本案例中U4的频率200KHz，工作电流200mA。RE测试中的低频失败一般由开关电源和地处理不良引起。

DCDC电源模块生产厂家EMC测试报告RE项截图：

如上图紫色框所示，与前述EMC超标频段完全重合，故干扰来源于此DCDC电源模块。

---------------------------------

2）EMC测试Setup布置图

---------------------------------

3）整改过程

按原电路的参数不能通过测试。

二极管D2不要短接，否则超标更严重，说明U4的VIN有正向骚扰电压向外传导至连接LISN的电缆线，形成辐射。一旦连接BAT+、BAT-就会超标，缩短线长无果。

此处GND最终是连接Chassis的，若将GND与DGND共一个地，测试通过。那么只需要在两个地之间增加交流通路，且其阻抗足够小即可。此处DCDC模块为电压驱动源，BAT+、BAT-及其连接线为天线。

实际测试10nF效果很好。如下图，低于20dBuV/m。

---------------------------------

4）原因分析与解决

初次级间加了Y电容后，共模干扰将通过Y电容旁路到初级地，使得大部分的共模噪声在电源内部流动，从而大幅度减少流经大地的共模干扰。如下图。

对于浮地产品而言，主要通过串联磁珠（或增大共模阻抗），防止共模电压转化为差模电压，干扰敏感电路；其次，要注意PCB的布线，不仅使PCB板的各个电路对其参考地（数字地GND，而非接地产品的机壳地PG）保持零电位，而且在I/O、RST、CS（片选）等关键信号的滤波电路放置。这样，再恶劣的共模干扰也不会对数字电路产生干扰了。

解决开关电源EMI常规做法：①Y电容、②共模电感、③优化变压器、④近场耦合路径、⑤屏蔽。