《一》在线verilog语言运行网站 HDLBits

原英文网站：

https://hdlbits.01xz.net/wiki/Step_one

欢迎来到HDLBits！

开始学习数字逻辑设计，你可能会被击溃，因为你同时要面对几方面，要学习新的概念，新的HDL语言，一些新的软件安装包，和一些经常用到的FPGA板子。

HDLBits提供了一种方法，用简单的一键式仿真，去练习设计和调试。

仿真一个电路，需要下面几步：

写HDL代码，

编译代码产生电路，

仿真这个电路并且寻找漏洞.

写代码

在编辑窗口中进行代码的编写.

编辑窗口中已经完成了大部分代码,只需要填充一部分,请完成这个电路吧.

然后,点击 Simulate 完成你的设计.

编译

代码编译时通过Alter Quartus去生成电路的.

Quartus产生很多信息.

点击 Show Quartus messges按钮显示这些信息.

这是一个很好的用于减少警告的方法.

但是有时候想要移除所有的警告是不现实的.

仿真

编译好的电路需要经过仿真去测试功能是否完好.

HDLBits利用ModelSim实现电路的仿真并且参考结果也会一并输出.所以可以对比输出的模块.

这个仿真报告会返回两个点:

第一点,这个报告会返回和参考电路的不同的点..

第二点,根据自动输入向量,输出相应的电路时序图.这个仿真波形会产生三个波形:输入,你的电路输出波形,参考输出波形.正确的电路应该和参考波形是一致的.

"不匹配"信号会告诉你,哪些是不匹配的.

注意:顶层模块的名字和端口名字: top_module不能改变,否则你会得到错误的仿真结果.

最终状态

如果你的电路是正确的,你会看到 success!.

这里有一些其他的可能:

编译错误---电路不能编译.

仿真错误---电路编译通过,但是仿真错误.

错误---电路编译和仿真通过,但是输出的和参考不匹配.

成功!---电路是正确的.success!

你可以跟踪或分享你的程序到My Stats 界面.

错误陈述

我们将从小规模代码开始HDL,用以熟悉这个HDLBits界面.

以下是你将建立电路的描述:

创建一个电路,没有输入,只有输出,并且输出始终为1.

答: