本题链接：

https://hdlbits.01xz.net/wiki/Fsm3onehot

以下是一输入一输出四状态的 Moore 型状态机的状态转移表。 使用以下独热码：A=4'b0001, B=4'b0010, C=4'b0100, D=4'b1000。

假设独热码通过检查导出状态转换和输出逻辑方程。 仅实现此状态机的状态转换逻辑和输出逻辑（组合逻辑部分）。  （测试台将使用非一个热输入进行测试，以确保您不会尝试做更复杂的事情）。

题目

提示:

独热码转换逻辑的逻辑方程可以通过查看状态转换图的边缘来输出。

答案

有限状态机（Finite-State Machine，FSM），简称状态机，是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。状态机不仅是一种电路的描述工具，而且也是一种思想方法，在电路设计的系统级和 RTL 级有着广泛的应用。

Verilog 中状态机主要用于同步时序逻辑的设计，能够在有限个状态之间按一定要求和规律切换时序电路的状态。状态的切换方向不但取决于各个输入值，还取决于当前所在状态。状态机可分为 2 类：Moore 状态机和 Mealy 状态机。

Moore 型状态机

Moore 型状态机的输出只与当前状态有关，与当前输入无关。

输出会在一个完整的时钟周期内保持稳定，即使此时输入信号有变化，输出也不会变化。输入对输出的影响要到下一个时钟周期才能反映出来。这也是 Moore 型状态机的一个重要特点：输入与输出是隔离开来的。

参考内容：

6.3 Verilog 状态机 | 菜鸟教程：

https://www.runoob.com/w3cnote/verilog-fsm.html