HDLbits/自用/FSM部分/p1

一些关于fsm（有限状态机）的基础知识：

         1. Moore state: 输出只与触发器状态有关，不受电路中输入信号的影响或者没有输入信号；

             Miley state: 输出不仅与触发器状态有关，还受电路中输入信号的影响。

         2. fsm的verilog写法一般分为三步走：

                    （1）State transition logic：一个组合逻辑always块（always@(*)块），描述在当前状态下，下一个状态会变成什么样的；

                    （2）State flip-flops：边沿触发的always块（always@(posedge clk）等），描述何时会复位以及变成下一个状态；

                    （3）Output logic：组合逻辑，描述最终输出与状态的关系。

具体题目

1. fsm1

2. fsm1（synchronous reset）

   与1相同，除了复位方式有所不同。

3. fsm2（synchronous reset）

仍然是相同的方法。

4. fsm2（asynchronous reset）

与3相同

5. fsm3comb

6.  Fsm3onehot

7. Fsm3

这题也没有什么特殊的，就是多了一个异步复位至state A的条件。再次复习fsm三步走：状态转移逻辑、状态触发器、输出逻辑。

语法注意点：如line 25中的写法，state必须是packed array，不可以是unpacked，否则无法比较。

8. Fsm3s

此题是上一题的同步复位版本，没有特别的。