晶圆测试介绍

晶圆测试

如今，晶圆测试单元无法运行动态测试，因为晶圆卡盘具有非常高的杂散电感。 工程师仅在晶圆分类时使用静态测试。 即使如此，由于施加了高电压，仍然存在产生火花的风险，从而损坏良好的器件。晶圆测试的电流限制促进了裸芯片测试的发展。

当前晶圆测试的局限性，例如由于晶圆卡盘中的高杂散电感而无法运行动态测试以及高电压下产生火花的风险，促进了裸芯片测试的发展。

晶圆测试，也称为晶圆分类，是半导体制造中的关键步骤，涉及在封装之前测试晶圆上的各个集成电路 (IC)。 然而，晶圆测试主要侧重于静态测试，其中每个 IC 的功能在特定电压水平和工作条件下进行测试。

另一方面，动态测试涉及使IC 受到不同的刺激并实时分析其性能。 它可以更全面、更准确地描述 IC 在不同条件下的行为。 然而，在传统的晶圆测试中，晶圆卡盘的高杂散电感限制了执行动态测试的能力，动态测试需要快速的切换时间和瞬态电压波形。

此外，晶圆测试期间施加的高电压存在产生火花的风险，这可能会损坏良好的器件。 随着先进半导体技术中使用的电压越来越高，这种风险也会增加。

为了克服这些限制，开发了裸芯片测试。 在裸芯片测试中，单个 IC 从晶圆上移除并以封装形式进行测试，从而消除了晶圆级测试所施加的限制。 裸芯片测试可实现动态测试，因为 IC 可以安装在专用测试夹具上，从而更好地控制电气特性并减少杂散电感。

与传统晶圆测试相比，裸芯片测试具有多种优势，包括能够执行全面的动态测试、提高电气特性的准确性以及降低因火花而损坏的风险。 它可以对 IC 的性能进行更精细的分析，并确保最终封装器件具有更好的可靠性。

总之，晶圆测试的局限性，例如无法进行动态测试和产生火花的风险，导致了裸芯片测试作为解决方案的发展。 裸芯片测试在集成电路的表征方面提供了更大的灵活性、改进的测试能力和更高的可靠性。

晶圆厂正在向 200mm 尺寸晶圆过渡以满足对 SiC 器件不断增长的需求

晶圆厂正在向 200mm 尺寸晶圆过渡以满足对 SiC 器件不断增长的需求

为了满足对碳化硅 (SiC) 器件不断增长的需求，半导体晶圆厂正在从 150 毫米晶圆过渡到 200 毫米晶圆。 晶圆尺寸的这种变化给测试和检验过程带来了挑战，但行业专家已经发现了一些可以支持产能增加的创新。 其中一些创新包括对测试系统的调整以及利用分析来更深入地了解检查过程中检测到的缺陷的电气影响。

转向 200mm 晶圆使晶圆厂能够实现更高的设备吞吐量和效率。 然而，它需要在测试和检验阶段进行调整，以确保所生产的 SiC 器件的质量和可靠性。 以下是一些有助于应对这些挑战的创新：

1. 测试系统的改变：升级或修改现有的测试系统以适应更大的晶圆尺寸至关重要。 这可能涉及改进自动化、增加并行测试能力以及增强测量性能以处理每个晶圆上更大体积的器件。 为了进行可靠的测试，可能还需要调整接触器设计和探测技术。

2. 高级分析：利用高级分析可以帮助理解检查过程中遇到的缺陷的电气影响。 通过分析设备的电气特性和行为，分析可以深入了解缺陷对设备性能的影响。 这些知识有助于缺陷分类、根本原因分析和流程改进，最终提高产量并降低故障率。

3. 在线监控和检查：实施先进的在线监控和检查技术可以帮助在制造过程的早期阶段检测和识别缺陷。 这样可以及时采取补救措施，并降低将缺陷传播到后续工艺步骤的风险，从而提高总体良率。 光学检查、电子显微镜和无损检测等技术可用于彻底的缺陷检测。

4. 缺陷减少策略：实施缺陷减少策略对于提高 SiC 器件的良率和可靠性至关重要。 这包括优化工艺参数、精炼材料质量、增强设备能力以及实施严格的工艺控制。 识别和解决缺陷的根本原因是实现更高产量的关键步骤。

通过将这些创新融入测试和检验流程，晶圆厂可以有效地应对向 200mm 晶圆的过渡，并满足对 SiC 器件不断增长的需求。 这些进步可以提高生产率、良率并更好地了解缺陷，最终提高市场上 SiC 器件的整体质量和性能。

测试系统的创新可以在制造流程的早期阶段改变筛选能力并提高吞吐量

芯片测试系统的创新

测试系统的创新可以在制造流程的早期阶段改变筛选能力并提高吞吐量。 其中一项创新是晶圆卡盘，可以对晶圆进行动态测试。 这需要将卡盘杂散电感从 600 微亨降低到 100 纳亨以下。

事实上，测试系统的创新对于提高筛选能力和提高半导体制造的产量至关重要。 可以促进这一点的一项具体创新是开发能够对晶圆进行动态测试的晶圆卡盘。 动态测试涉及在晶圆上的器件运动时对其进行电气和功能测试。 与单独测试设备的静态测试相比，这种方法可以实现更快、更高效的测试。

为了实现动态测试，减少晶圆卡盘的杂散电感非常重要。 杂散电感是指测试系统中存在的超出所需电气连接的不需要的电感。 最大限度地减少杂散电感非常重要，因为它会影响电气测量的准确性并干扰测试系统的性能。

在晶圆卡盘方面，将杂散电感从 600 微亨降低到 100 纳亨以下是一项重大成就。 这种减少可以通过多种方法来实现，例如：

1. 材料选择：选择具有低电感特性的材料来构建晶圆卡盘有助于最大限度地减少杂散电感。 优选具有高导电率和低导磁率的材料。

2. 设计优化：晶圆卡盘结构和几何形状的仔细设计对于最小化杂散电感起着至关重要的作用。 这涉及优化导电路径的布局并减少电感元件的长度和横截面积。

3. 屏蔽和接地：实施适当的屏蔽和接地技术有助于减轻杂散电感的影响。 屏蔽可以防止电磁干扰，而有效接地则可以减少产生感应电流的可能性。

4. 信号完整性考虑因素：在测试系统的整个设计和布局过程中考虑信号完整性原则有助于最大限度地减少杂散电感。 这包括减少信号路径长度、优化走线厚度和宽度以及实施阻抗匹配技术。

通过显着降低杂散电感，晶圆卡盘可以促进晶圆的动态测试，从而实现更快、更高效的器件筛选。 这项创新有助于提高半导体行业的产量和整体制造效率。

测试系统的创新可以在芯片制造流程的早期阶段改变筛选能力并提高吞吐量

芯片测试系统的创新

目前，封装测试支持仅适用于单站点测试。 测试单元使用大型处理程序，在多个测试仪之间移动零件，每个测试仪在特定温度下运行并运行动态或静态测试。 转向多站点测试将降低总体成本。 然而，并行运行高能测试面临着巨大的工程挑战。 这需要 ATE 设计的创新。

多站点测试涉及同时在多个设备上运行测试，而不是单独测试它们。 这种并行测试方法可以极大地提高效率和生产力。 然而，有一些工程挑战需要解决，特别是在并行运行高能测试时。

为了实现高能测试的多站点测试，需要在自动测试设备 (ATE) 设计方面进行创新。 ATE 设计中可以应对这一挑战的一些潜在创新和考虑因素包括：

1.电源和信号隔离：实施有效的电源和信号隔离技术可以确保同时进行的高能测试不会相互干扰。 这包括为每个站点使用单独的电源和隔离的信号路径。

2.热管理：为了在高能测试期间保持准确且一致的温度，必须采用创新的热管理解决方案。 这包括高效的散热机制、精确的温度控制以及测试站点之间的热隔离。

3. 计时和同步：并行运行测试需要精确的计时和同步机制，以确保所有站点的测量准确且同步。 计时和同步协议的创新可以帮助实现这一目标，确保可靠且一致的多站点测试。

4. 测试资源分配：并行进行高能测试时，电源、引脚和仪器等测试资源的有效分配至关重要。 资源管理算法的创新可以优化资源利用率并防止同时执行的不同测试之间的冲突。

5. 测试站点可扩展性：扩展系统中测试站点数量的能力是另一个重要的考虑因素。 创新的 ATE 设计应允许灵活的配置和扩展，以适应不同的测试要求并确保可扩展性而不影响性能。

总体而言，ATE 设计的创新对于克服与并行运行多站点测试高能测试相关的工程挑战至关重要。 通过解决这些挑战，多站点测试可以为半导体制造带来大量成本节约、提高产量和效率。

裸Die测试所面临的挑战

裸Die测试

一个意想不到的差距是处理程序的可用性，特别是对于裸芯片。 最大的挑战来自处理程序方面。 我们市场上没有足够的处理程序供应商或处理程序，处理程序公司宣布的交货时间超过一年，而我们的运营时间只有四个月。 因此，市场窗口面临风险。 这就是我们要求探测器供应商参与进来的原因。探测器（ Prober）公司有相同的核心业务——半导体。 但自动化公司需要支持从手表组装到半导体等多种行业。

这是芯片测试公司过渡到多站点测试（特别是裸芯片测试）时遇到的意外挑战之一 - 处理程序的可用性有限。 这对满足市场窗口和交货时间要求提出了重大挑战。 处理公司的交货时间通常较长，这可能与半导体制造中通常预期的较短交货时间不一致。

为了应对这一挑战，一些公司正在探索探针供应商参与多站点测试领域。 探针供应商通常专注于半导体测试设备，与处理机公司有着相似的核心业务。 他们拥有开发用于处理和测试半导体器件的创新解决方案的专业知识和能力。

虽然探针供应商更习惯于使用封装器件，但他们也可以调整其设备来处理和测试裸芯片。 探测器供应商和半导体制造商之间的这种合作可以帮助弥合处理程序可用性方面的差距，并为多站点测试提供替代解决方案。

另一方面，自动化公司可能需要支持广泛的行业，这使得他们更难以优先考虑并专门为半导体行业投入资源。 这就是为什么探针供应商凭借其在半导体领域的专业知识，可以更好地为多站点测试提供合适的解决方案。

通过让探测器供应商参与游戏，可以利用他们的经验和能力来开发满足多站点测试特定要求（包括处理裸芯片）的处理程序。 这有助于减轻与处理程序可用性有限相关的风险，并确保行业能够有效地过渡到多站点测试，从而降低半导体制造的总体成本并提高效率。

优化半导体行业的制造工艺流程

优化半导体行业的制造工艺流程

以一致的方式连接来自各个制造步骤的数据还可以优化制造过程并了解缺陷影响。 由于测试站专用于完整测试列表的特定部分，数据完整性非常重要，最近有人推动将收集的数据迁移到内联网云，其中数据分析算法不断测试工作流程、测试设备和系统 封装和制造相关的故障机制。 工厂自动化允许闭环控制并提高产量。 光学和电子技术都用于单元级可追溯性。 这种数据连接将使 SiC 制造能够加速良率学习并降低总体测试成本。

这是优化半导体行业制造流程的一个重要方面，即需要在各个制造步骤之间保持一致的数据连接。 通过连接制造过程不同阶段的数据，制造商可以深入了解缺陷的影响并相应地优化其流程。

为了确保数据完整性，为完整测试列表的特定部分配备专用测试站至关重要。 这可以实现准确可靠的数据收集和分析。 此外，将收集的数据迁移到内网云上的趋势日益增长。 通过将数据存储在云中，制造商可以利用数据分析算法持续监控工作流程、测试设备性能并识别与封装和制造相关的系统故障机制。

工厂自动化在实现闭环控制和提高产量方面发挥着关键作用。 通过自动化制造流程，制造商可以根据收集的数据实施实时控制，从而获得更好的产量结果。

在单元级可追溯性方面，同时利用了光学和电子技术。 这些技术使制造商能够在整个制造过程中跟踪和追踪各个单元，确保准确捕获数据并将其与每个特定设备相关联。

制造各个阶段的数据连接和集成，加上自动化和单元级可追溯性，对于加速碳化硅 (SiC) 器件生产中的良率学习和降低总体测试成本至关重要。 通过利用数据分析和自动化的力量，制造商可以优化其流程，识别和解决缺陷的根本原因，并最终提高产量和盈利能力。

衬底和外延片质量是半导体行业制造工艺关注的重点工序

衬底和外延片质量是半导体行业制造工艺关注的重点工序

一般来说，化合物半导体技术——无论是 SiC、GaN、GaAs、InP 还是其他——都是多年前的硅技术。 可能需要多年的努力和投资才能获得低成本、无缺陷的 8 英寸衬底基板。 在可预见的未来，衬底和外延片质量仍将是焦点问题，查找和识别衬底缺陷只是第一步。 接下来是将所有数据类型（缺陷检查和审查、在线计量和电气测试数据）聚合到一个平台中。 这是一个不小的问题，因为这些数据是在地理上分散的工厂和工具中获取的。 但一旦完成，制造商就能够构建预测分析模型以最大限度地提高效率。 那些较早到达那里的人将获得好处。

化合物半导体技术，包括SiC、GaN、GaAs、InP等，目前正处于与多年前的硅技术相似的阶段。 在化合物半导体制造中实现低成本、无缺陷的 8 英寸基板需要多年来的大量努力和投资。

在可预见的未来，衬底和外延片质量仍将是主要关注点。 识别和解决基板缺陷只是该过程的第一步。 下一个挑战在于将各种数据类型（包括缺陷检查和审查、在线计量和电气测试数据）聚合和集成到一个平台中。 这带来了一个不小的问题，因为这些数据是从地理上分散的工厂和工具获取的。 然而，当实现这种集成时，制造商可以利用预测分析模型来最大限度地提高效率并优化其流程。

值得注意的是，能够克服这些挑战并尽快构建全面的数据分析平台的公司将能够获得收益。 通过有效利用集成数据和预测分析，制造商可以提高产量、降低成本并提高化合物半导体制造的整体运营效率。

实现半导体ICs制造的可追溯性

实现半导体ICs制造的可追溯性

实现半导体ICs制造的可追溯性并非易事。 电源 IC 没有电子 ID，因此可追溯性是组装和测试期间的一个挑战。 在具有设备ID的后端设备中，可以进行跟踪，但是很多设备在与晶圆分离后就失去了设备级的可追溯性。 然后你会看到设备批量混淆的情况。 除非您知道哪个晶圆已放入哪个批次，否则晶圆和封装之间的数据关联是不可能的。

以上是对实现可追溯性所面临的挑战提出了正确的观点，特别是在电源 IC 方面。 如果没有电子 ID，组装和测试过程中的可追溯性就会变得更加困难。 在具有设备 ID 的后端设备中，跟踪变得可行。 然而，在许多情况下，与晶圆分离后，器件级的可追溯性就会丢失。

这种可追溯性的丧失可能会导致设备批量混合的情况，从而使晶圆和封装之间的数据关联变得困难。 准确的关联需要了解哪个晶圆包含在哪个特定批次中。

为了解决这个问题并实现有效的可追溯性，必须在整个生产流程中实施强大的识别系统和流程。 这可能涉及在晶圆、中间产品和最终封装器件上实施唯一的识别码或标签。 通过在整个生产过程中跟踪这些代码，制造商可以在晶圆和封装之间建立清晰的关联性，从而实现准确的可追溯性。

能够集成和分析生产流程各个阶段的数据的高效数据管理系统对于实现可追溯性也至关重要。 这些系统促进不同制造地点和工具之间的数据关联，确保准确的可追溯性并实现更好的流程优化和质量控制。

SiC IC 生产中所面临的关键挑战

SiC IC 生产中所面临的关键挑战

电动汽车产量的预期增长给负责 SiC IC 生产的工程团队带来了挑战。 这一需求推动了晶圆生产从 150mm 向 200mm 的转变，也强调了当前的检验和测试流程。 许多人指出，碳化硅技术的成熟度相当于三十年前硅技术的水平。 随着技术的成熟以满足需求，工程团队将需要通过改进的测试系统和改变来解决缺陷，以减少测试和检查过程的生产时间。

这些是工程团队在 SiC IC 生产中面临的挑战的关键点，特别是电动汽车 (EV) 生产的预期增长。 对 SiC IC 需求的增加需要改变晶圆生产，特别是从 150mm 晶圆过渡到 200mm 晶圆。 这种转变，加上产量的快速增长，给当前的检验和测试流程带来了压力。

人们普遍认为，碳化硅技术目前正处于类似于三十年前硅技术的成熟阶段。 随着技术不断成熟以满足不断增长的需求，工程团队将需要解决缺陷问题。 测试系统的增强和改进对于识别和消除缺陷至关重要。 这可能涉及实施先进的检测技术，例如自动光学检测（AOI）或扫描电子显微镜（SEM），以确保全面的缺陷检测。

减少测试和检查过程的生产时间也将是工程团队的一个重点关注领域。 简化这些流程对于满足不断增长的产量并保持质量标准至关重要。 这需要开发高效且优化的测试系统，尽可能集成自动化，并利用先进的数据分析技术来加快缺陷识别和解决。

此外，行业内的协作和参与行业联盟有助于推动 SiC 技术的进步并协作解决常见挑战。 分享最佳实践、知识和见解可以加速改进测试系统和流程的开发，最终支持 SiC IC 生产的增长和成熟，以满足电动汽车市场的需求。

与本主题相关的参考学习书籍（下载地址：http://www.cloudioe.com/）

如果您有兴趣了解芯片晶圆缺陷检测，以下几本书可能是宝贵的资源：

1. 《Silicon VLSI Technology: Fundamentals, Practice, and Modeling（硅 VLSI 技术：基础、实践和建模）》，作者：James D. Plummer、Michael Deal 和 Peter D. Griffin：这本综合性教科书涵盖了硅 VLSI（超大规模集成）技术的各个方面，包括简介 半导体制造和检查技术。

《Silicon VLSI Technology: Fundamentals, Practice, and Modeling》

2. Karen Reinhardt 和 Werner Kern 撰写的《硅晶圆清洗技术手册（Handbook of Silicon Wafer Cleaning Technology）》：虽然这本书主要关注晶圆清洗，但它也提供了对晶圆检测技术和污染控制的见解，这是缺陷检测的关键要素。

《Handbook of Silicon Wafer Cleaning Technology》

3. 《微电子制造导论，第 5 卷，第二版（Introduction to Microelectronic Fabrication: Volume 5 (Modular Series on Solid State Devices) 2nd Edition）》作者：Richard C. Jaeger：本书涵盖了微制造的基本原理，包括芯片制造中使用的光刻、沉积、蚀刻和检测技术。

《Introduction to Microelectronic Fabrication: Volume 5 (Modular Series on Solid State Devices) 2nd Edition》

4. Wojciech Maly 和 Sreejit Chakravarty 所著的《纳米级 CMOS VLSI 电路的缺陷导向测试（Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits）》：本书重点介绍纳米级 CMOS VLSI 电路的缺陷导向测试技术。 尽管它更具体地用于测试集成电路，但它为缺陷检测和检查方法提供了有价值的见解。

《Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits》

5. 《微光刻计量、检验和过程控制 XXV（Metrology, Inspection, and Process Control for Microlithography XXV）》，作者：Martha I. Sanchez 和 Gregory Wojcik：该论文汇编涵盖了与微光刻计量、检验和过程控制相关的广泛主题。 它包括对芯片制造中使用的检查技术、缺陷检测和表征方法的讨论。

《Metrology, Inspection, and Process Control for Microlithography XXV》

这些书籍应该为理解芯片晶圆缺陷检测提供良好的基础，涵盖半导体制造、检测技术和缺陷检测方法的各个方面。