fpga verilog语法篇 2模块设计 2数据设计

再端口设计完成之后,

就需要设计变量了,这里的变量相当于临时变量,只在该模块中使用.

根据需求选取合适的类型.

如图所示: