test bench的构建（一）

书接上回，贴一下tb的结构

UVM_TEST

启动整个仿真case的顶层——base_test

需要实例化env和virtual sequencer

main_phase阶段进行两个sequence的启动（不用run_phase是为了方便reset_phase来回跳）

final_phase借助report_server汇报结果

ENV

在对应于base_test的env里，要负责各模块的实例化，所以重点在于build_phase阶段的注册

另外还需要注意svt_memory的实例化，各个参数要和axi-vip对齐。

本环境还导入了子系统的agent，放在最后创建了。

Cfg

Env也包含config，进行参数配置；同样还有axi_config

当然也可以加入一个tb_define进行其他的全局变量设置

Virtual sequencer

暂时没用到。。只是保留了vsqr的功能

其中声明了一个pTest，用于在sequence中反向索引其他env/agent中的sequencer、参数、变量等信息，个人理解这样可以在import其他子系统时，减少当前环境的修改量

include

全部打包