fpga中多模块共同驱动相同引脚(error 12014)

比如用verilog编写一个存flash的程序,
实现功能是:
flashA 模块存储, "123"
flashB 模块存储, "abc"
现在要把两个flash模块封装到一个verilog程序里面.怎样实现flash存储 "123abc"

可能第一反应就是把 flashA程序 和 flashB程序 都例化到一个模块中.
然后,flashA flashB 的端口例化的时候使用同一个参数.

很不幸,这样会有报错:
(原因是, 一个硬件wire只能被一个程序控制 上面是 flashA flashB同时控制了...)

一种解决办法是

flashA 和 flashB 例化的时候分别传入各自的临时变量.

然后顶层的程序,可以定义一个"全局"的wire变量.

然后根据时序,把"全局"的wire,切换不同的 flashA 或 flashB 接口.