实验名称：寄存器与移位寄存器电路

设计方式：原理图

难度：⚡⚡⚡⚡

适用教材：郭宇锋《电工电子基础实验（第2版）》

题目位置：P230 四-1、2、3

寄语：加油饱饱们！  

        这是最后一次数电实验，最后一次电工电子实验，如果前面好好做实验的话这次实验的难度不到4个⚡。

以下是实验报告正文：

寄存器与移位寄存器电路

一、 实验目的

    1. 掌握移位寄存器的逻辑功能；

    2. 掌握移位寄存器的具体应用；

    3. 掌握移存型计数器的自启动特性的检测方法；

    4. 掌握不均匀周期信号波形的测试方法。

二、 主要仪器设备及软件

    硬件：DGDZ-5 型电工电子实验箱、电脑

    软件：ISE 14.7

三、 实验原理（或设计过程）

    1. 4 位移位寄存器 SR4CLE

        SR4CLE 具有左移串行输入（SLI）、并行输入（D）、并行输出（Q）和三个控制输入：时钟使能（CE）、负载使能（L）和异步清零（CLR）。

        当 L 和 CE 为低电平时，寄存器忽略时钟信号。异步清零端 CLR 在 “1”时覆盖所有其他输入，并将数据输出（Q）重置为低电平，实现异步清零。当 L 为高电平而 CLR 为低电平时，Dn~D0 输入上的数据被加载到寄存 器的相应 Qn~Q0 位中，实现置数。当CE 为高电平、L 和 CLR 为低电平时，SLI 输入上的数据在时钟信号（C）上升沿期间加载到 Q0 输出上。在随后的时钟信号上升沿后，当 CE 为高电平、L 和 CLR 为低电平时，随着新数据传输到 Q0，数据将移动到下一个最高位位置（SLI→Q0、Q0→Q1、Q1→ Q2，以此类推）。

    2. 移存型序列信号发生器设计步骤

        ①根据序列长度确定所使用移位寄存器的位数；②确定数据移动的方向；③建立状态转移表；④检查电路自启动性；⑤针对所使用的具体芯片写出反馈函数的逻辑表达式；⑥画出电路图。

四、 实验电路图

五、 实验内容和实验结果

    1. 测试 SR4CLE 的逻辑功能。

        (1) 设计过程：测试电路如【图 四-1】所示，根据测试结果填写如下表格：

        (2) 实验过程：管脚约束如下图所示。输入端 CLR、L、CE、SLI、D3、 D2、D1、D0 接 key 按键，C 接单脉冲，输出端 Q3、Q2、Q1、Q0 接小灯， 进行静态测试，过程及结果为：①使 CLR 为“1”，所有小灯熄灭；②使 CLR 为“0”、L 为“1”，小灯 Q3、Q2、Q1、Q0 与输入 D3、D2、D1、D0 一致；③ 使 CLR 和 L 为“0”、CE 为“1”、SLI 输入 1000，每按一次 CP 生成单脉冲，小灯从左向右依次点亮；④使 CLR、L 和 CE 都为“0”，按动 CP，小灯亮灭情况不变。

        实物电路如下图所示：

    2. 用移位寄存器附加基本门电路设计“101001”序列信号发生器，要求具有自启动特性，用实验验证，用双踪示波器观察并记录时钟脉冲和输出波形。

        (1) 设计过程：给定的序列长度 P=6，根据，确定需要寄存器的输出位数n = 3，选用 SR4CLE，使用其中的 Q0、Q1、Q2 输出端。

        可根据序列和 SR4CLE 的移存特性，设计以下状态转移表：

        绘制输出 SIL 的卡诺图，如下页头图所示，可见有两项（000、111）为无关项。

        由于偏离状态 000 和 111 的存在，此时电路不具有自启动特性。若将偏离状态按 000→001、111→110 翻转，可将这两个偏离状态加入循环过程，则可绘制出如下状态转移图：

        可见修改后的状态转移图具有自启动特性。根据上图，对卡诺图进行化简，绘出卡诺圈如下图：

        化简后输出端 SLI 的输出函数为：

        最终绘出电路图如【图 四-2】所示。

        (2) 实验过程：CP 端接入 4k 时钟信号，管脚约束和实物电路如下图所示。

        示波器触发方式设置为脉宽触发，脉宽设置为 500us，信源为SLI，绘出示波器波形图如下：

    3.用移位寄存器附加数据选择器设计“101001”序列信号发生器，要求具有自启动特性，用实验验证，用双踪示波器观察并记录时钟脉冲和输出波形。

        (1)设计过程：同样使用 SR4CLE，配合数据选择器 M8_1E，根据上题设 计，可以列出如下综合表（偏离态用灰色底纹表示）：

        根据上表，可以设计数据选择器 M8_1E 的数据端输入为：D0、D1、 D4、D6 为高电平“1”；D2、D3、D5、D7 为低电平“0”。

        其状态转移图同【图 五-4】，具有自启动特性。最终设计的电路图如 【图 四-3】所示。

        (2)实验过程：CP 端接入 4k 时钟信号，进行管脚约束，连接实验电路， 如下图所示：

        示波器触发方式设置为脉宽触发，脉宽设置为 500us，信源为SLI，绘出示波器波形图如下：

六、 结果分析 

    1. 对五-1 的分析： 

        连接好电路后按照静态测试方法进行测试，对比测试结果和 SR4CLE 功能表，发现一一符合。完成了功能测试。 

    2. 对五-2 的分析： 

        观察【图 五-8】，可见波形表示序列“101001”，且通过动态测试，与题设要求相符，完成了 SR4CLE 配合基本门电路的序列信号发生器。 

    3. 对五-3 的分析： 

        观察【图 五-11】，示波器显示信号序列也为“101001”，通过动态测试，完成题设要求。

七、 实验小结 

        本次实验中初次使用了移位寄存器，且又一次尝试了示波器的脉宽触发，完成了元器件测试及序列信号发生器的设计。

正文完。        

        最后一次实验结束啦！我期末考的时候考到了这次实验，实验中用左移，考试却考了右移，同学们要认真听老师讲怎么分别实现左移、右移。（我命大也差点鼠了）

        期末考考的比较杂，第一道题是数电实验的操作（60分？），其他部分涉及了模电、信号与系统的知识。这边先不给同学们复习建议，因为每年都可能改。

        愿同学们实验顺利，美美下班！

【批注/捉虫】

        1.【图 5-4 状态转移图】，图中“111”旁边应该是/0

        2.【图 五-8 手绘示波器波形图】，应该给 CP 脉冲标序号，【图 五-11】同此。