Slivaco TCAD 小白系列- 6. SOI結構的範例

本期內容參考自：
Tutorial 4. Design of SOI (silicon on insulator) structure on silvaco tool_哔哩哔哩_bilibili
Tutorial 5. Impact of process variation on SOI MOSFET using Silvaco tool_哔哩哔哩_bilibili

嗨大家好我是丹丹～因為這學期剛告一段落，碩士論文雖然沒甚麼進展，但抓緊空閒腹瀉式更新一下哈哈。這期要介紹的是SOI結構。

隨著元件尺寸越來越小，通道長度很短，導致Gate無法有效控制Channel，很多時候Channel會在VG=0 V時就導通、不然就是VG<Vt時也會導通，這些都是不樂見的。就算Gate能夠確保較表層的材料不要有載子通過，較深處的材料可能因為D、S兩端靠太近而導通，這些煩惱就是大名鼎鼎的短通道效應(Short Channel Effect)。

上途中虛線與n+間的區域就是所謂的空乏區(depletion region)，對於上面的PMOS結構，即使我通入VG<0讓channel表面回到電中性，材料深處也可能會因為VDS>0而讓空乏區相連，這就是擊穿效應(punch through effect)。

怎麼辦呢？一個方法就是讓下面不要這麼寬這麼大就好了，一個方法是讓基板很薄、這種結構又稱為 Thin-body transistor；一種方法就是在基板淺處塞一層氧化層，這就是SOI。因為氧化層是絕緣體(insulator)，所以就把這種矽基板中間有絕緣體的結構稱為Silicon On Insulator (SOI)，也會把這層絕緣體稱為BOX。

SOI結構會有分成部分空乏SOI(Partially Depleted SOI, PD-SOI)與全部空乏SOI(Fully Depleted SOI, FD-SOI)兩種，雖然都是在基板中央塞一層Oxide，而PD-SOI與FD-SOI的差距是D、S、G、BOX中間Body的體積大小。由於PD-SOI會有串聯電容效應、不只會讓系統充放電更久而延遲，同時會遇到浮體效應(Floating body effect, 歷史效應(history effect), 扭結效應(Kink effect))。

所謂浮體效應就是本來會接出去電路的Body沒有電路往外接、而DB介面的高電場會形成撞擊游離的電子電洞對，電子可以被抽走，但是電洞卻會累積在BOX上、導致Body的特質改變、會影響到Vt，換言之，此元件的操作竟然與先前的操作相關，所以又稱為歷史效應。

因此，減小Body可以讓電性更穩，但更直觀的就是散熱能力變很差，會影響電性。

把基板封起來便會造成自加熱效應。不過其實嚴格來說，不是自加熱效應被產生，而是其他時候熱都有被排除，FD-SOI是讓排熱困難而造成問題而已。

FD-SOI因為讓Gate能夠更好地掌控Body，因而能減少基體效應係數、同時能夠增加電流、轉導、降低SS到理想的60 mv/decade

以下就來看代碼吧。

結果：

我們把在第一回的範例1的ID-VG圖疊到這次結構的ID-VG圖上(因為結構幾乎相同)，會發現SOI結構的電流比較小、開啟也比較晚。

為什麼會這樣呢？其實稍微想一下就知道，因為垂直方向的MOS結構多了一塊不良導體BOX，所以壓降VG將會分散到Oxide上、讓反轉的力道變小、也就是psi_s變小。對於SOI物理有興趣的同學可以參考 Yuan Taur 教授的 Fundamentals of Modern VLSI Devices 第三版，這本書真的是學半導體器件物理的同學必備好書呀！

從CV圖多少也可以看出SOI結構確實也是會延遲反轉，只是表面累積時(surface accumulation)電容為何更大暫時沒有想法就是啦～

這期就到這邊～雖然SOI技術如今市占率不高，因為製程不容易、繼而導致產品價格高。但是還是很有必要學習的。

我們下期再見啦～