本题链接：

https://hdlbits.01xz.net/wiki/Dff

D触发器是一种（通常）在上升沿触发存储一位数据并定期更新的电路。

D触发器由逻辑合成器在时钟always块时创建（参见 alwaysblock2）。D触发器是最简单的“组合逻辑块加触发器”形式，其中组合逻辑部分只是一个线网。

创建一个D触发器。

题目

答案

输出波形

顺序块用关键字 begin 和 end 来表示。

顺序块中的语句是一条条执行的。当然，非阻塞赋值除外。

顺序块中每条语句的时延总是与其前面语句执行的时间相关。

在本节之前的仿真中，initial 块中的阻塞赋值，都是顺序块的实例。

参考内容：

4.4 Verilog 语句块 | 菜鸟教程：

https://www.runoob.com/w3cnote/verilog-statements-block.html