本题链接：

https://hdlbits.01xz.net/wiki/Module_cseladd

并行加法器的一个缺点（参见前面的练习）是加法器计算进位的延迟（在最坏的情况下，要从进位开始）这相当慢，并且在第一级加法器完成之前，第二级加法器无法开始计算其进位。这会使加法器变慢。有一个改进方法是使用进位选择加法器，如下所示。第一级加法器与之前的练习相同，但我们复制了第二级加法器，一个假设进位为0，一个假设进位为1，最后使用快速2:1多路复用器选择正确的结果。

在本练习中，你将获得与上一练习相同的模块add16，该模块将两个带进位的16位数字相加，并生成进位和16位和。你必须使用自己的16位2对1多路复用器实例化其中三个来构建进位选择加法器。

如下图所示，将模块连接在一起。提供的模块add16具有以下声明：

module add16 ( input[15:0] a, input[15:0] b, input cin, output[15:0] sum, output cout );

题目

答案

输出波形

加法器（英语：adder）是一种用于执行加法运算的数字电路部件，是构成电子计算机核心微处理器中算术逻辑单元的基础。在这些电子系统中，加法器主要负责计算地址、索引等数据。除此之外，加法器也是其他一些硬件，例如二进制数的乘法器的重要组成部分。

参考资料：

Adder (electronics) - Wikipedia :

https://en.wikipedia.org/wiki/Adder_(electronics)