为什么 AMD 不在 IOD 堆缓存?

问题来了, 如今 6nm 的 IOD 也就 1WGP GPU, 看起来 AMD 完全不舍得在 IOD 下料.

而且 IOD 上的 Cache 充其量就是像 Apple SLC 那样的 Memory Cache, 可以认为是一个时序不错的超高频 DDR5 的效果, 稍微拉低延迟并提升带宽.

即便 AMD 在 IOD 堆 Cache, 但客观问题是:

首先走 IF 本身受制于 PCB 基板的布线密度和电气性能, 宽度(16b/cycle 写入, 32 bcycle 读取)和速度(FCLK)就不是很足, IOD 有这层 MC 对 CCD 帮助并不大, 除非像 Navi 31 那样走先进互联封装, 让 MCD 和 GCD 之间以 EFB 高速互联.

另外一方面, 3D V-Cache 的接口可是能跑到 CCX 内部的 4.XGhz 频率(只牺牲一点点延迟和带宽), 这点就足够吊打 MCD 那点容量和对延迟的平滑作用, 属于一步就把游戏、HPC 应用干到能产生速度质变的程度.

而且 CCD 和 V-Cache 的 Die 都特别小, 相比在本身很大的 IOD 上加 Cache 对良率和产率的损失, CCD 叠 Cache 要划算很多. 而且恐怕很多人不知道, 标称 7nm 的 V-Cache 的 SRAM 用了特殊的设计和工艺, 甚至比 N5 的 SRAM Array 的密度还要高.

编辑切换为居中

编辑切换为居中

而且 AMD 的 L3 是一个类似 2x4 的 mesh 结构(AMD 叫这个双向环形总线, 但是和 Intel 的环形总线是两个画风)

更何况 CCD 叠 V-Cache 是服务器(Milan-X, Genoa-X 平台) 下放的方案, 属于是让追求 3A 游戏高帧率的玩家捡了个漏, 基本不用折腾内存了.

从入门主打游戏的的 5800X3D(搭配 B550+DDR4 平台, 高性价比), 到兼顾生产力的 7900X3D 和 7950X3D 现在都已经上市.