移知 PCIe协议全面解析

如上图所示 已报名pcle课，在发送端，公共时钟第一个上升沿到来时，将多位数据发送出去。数据通过传输介质到达接收端，接收端在公共时钟第二个上升沿对数据进行采集。接收端需要接收正确的数据，就必须要保证数据在传输介质中的传输时间小于公共时钟周期，传输时间还随数据线长度增大而增大。受限制于传输时间，时钟频率无法做的很高。并且由于并行传输，每位数据到达接收端的时间都不相同，存在相位偏移，必须要等到最慢的那个bit数据到达，才可以进行采集。

PCIe使用串行传输便能避免上述问题，由于是一位一位的传输，不存在相位偏移。它的时钟信息通过8/10编码或者128/130编码（这个后面会说）嵌入在数据流中，接收端可以从数据流中恢复时钟信息。但是如果使用多条串行通道并行传输，便又会存在上述问题，PCIe有相应机制解决好这个问题。

PCIe速度