复旦大学陈迟晓《计算机与智能处理器体系结构 AI-Core and RISC A

这里的写回操作为什么不使用DCM的输出而要使用DFF1的输出？这样对于Load指令的写回操作和MEM RD之间会有一个空闲cycle，而且会导致R2的写回和MAC的写回会发生在同一个cycle

这里虽然增加了一个stage变为了5个，相当于5级流水，但其本质上是因为在Load-Mac指令中增加了一个操作，而不是将原来的single cycle的操作划分成了5步，因此频率并没有增加到500MHz，而是继续保持在400MHz