本题链接：

https://hdlbits.01xz.net/wiki/Gates

好的，让我们试着同时构建几个逻辑门。构造一个有两个输入 a 和 b 的组合电路。

电路有7个输出，每个输出有一个逻辑门驱动它：

• out_and: a 与 b

• out_or: a 或 b

• out_xor: a 异或 b

• out_nand: a 与非 b

• out_nor: a 或非 b

• out_xnor: a 异或非 b

• out_anotb: a 与 b非

预期解决方案长度：约7行。

题目

答案

输出波形

按位操作符包括：取反（~），与（&），或（|），异或（^），同或（~^）。

按位操作符对 2 个操作数的每 1bit 数据进行按位操作。

如果 2 个操作数位宽不相等，则用 0 向左扩展补充较短的操作数。

取反操作符只有一个操作数，它对操作数的每 1bit 数据进行取反操作。

下图给出了按位操作符的逻辑规则。

参考内容：

2.4 Verilog 表达式 | 菜鸟教程：

https://www.runoob.com/w3cnote/verilog-expression.html