《炬丰科技-半导体工艺》硅集成电路工艺基础

书籍：《炬丰科技-半导体工艺》

文章：硅集成电路工艺基础

编号：JFKJ-21-006

作者：炬丰科技

集成电路工艺主要分为以下几大类：

    

         制膜工艺

                        氧化：干氧氧化、湿氧氧化、水汽氧化

                         CVD：APCVD、LPCVD、PECVD

                         PVD：蒸发、溅射

                         外延

         掺杂工艺        扩散

                         离子注入

         图形转换

                          光刻：紫外光刻、X射线光刻、电子束光刻

                          刻蚀：干法刻蚀、湿法刻蚀

 

工艺集成：运用各类工艺技术形成电路结构的制造过程

集成电路中的隔离

自隔离：MOSFET源、漏极的导电类型相同，并与衬底导电类型相反，所以MOSFET本身就被pn结隔离，即自隔离(self-isolated)。

     源漏电流只有在导电沟道形成后才能形成，只要相邻晶体管之间不存在导电沟道，相邻晶体管间便不会存在显著的电流。

    只要维持源-衬底pn结和漏-衬底pn结的反偏，MOSFET便能维持自隔离。

MOS集成电路的晶体管之间不需要pn结隔离，可大大提高集成度。

寄生MOSFET      略

  如图所示，寄生的MOSFET以金属引线为栅、引线下两个MOSFET间的区域为寄生导电沟道、高掺杂区(2)和(3)为源漏。

因此，MOS集成电路中的隔离主要是防止形成寄生的导电沟道，即防止场区的寄生MOSFET开启。

 侧墙掩蔽隔离   略

OCOS隔离工艺的改进 --- 减小鸟嘴 

在亚微米集成电路制备中，对LOCOS隔离工艺进行改进，出现了减小鸟嘴，提高表面平坦化的隔离方法。

 

1. 回刻的LOCOS工艺：   略

2. 多晶硅缓冲层的LOCOS工艺   略

3. 界面保护的局部氧化工艺    略

侧墙掩蔽隔离

 侧墙掩蔽隔离是一种无鸟嘴的隔离工艺

SiO2和Si3N4层的制备和普通的LOCOS工艺相同，但刻蚀时，除了刻蚀Si3N4和SiO2外还需要腐蚀硅层，腐蚀的硅层厚度约为场氧化层厚度的一半。通常采用KOH等各向异性腐蚀法，在<100>硅表面形成倾斜60度左右的侧墙。略

浅槽隔离   略

双极集成电路中的隔离   略

CMOS集成电路中的工艺集成  略

双阱CMOS

2. CMOS集成电路中的栅电极 略

3. 双阱CMOS IC 工艺流程   略

 

如有侵权，请联系作者删除