VL40 占空比50%的奇数分频

之前放假在家摆烂，今天上班第一天，开始恢复刷题，Verilog都快忘了，脑子都不转了

奇数分频，我如果只检测上升沿或者下降沿，那肯定不行，永远不能到达奇数50%分频，所以就得电平检测，代码如下

但是题解还有一种做法，我在这里分析一哈他的code

很简单，因为单边沿下我们只能进行偶数分频，所以，我同时做两个不均匀的分频，分多少？如果是7就3/7，如果是5就2/5，然后把下降沿的分频和上升沿的分频相或，就出来了50%的基数分频。