CW32L083不同主频功耗测试

本文主要介绍CWL083VCT6芯片在不同主频下的功耗测试方法和测试结果。

1.HSIOSC时钟

HSIOSC 时钟由内部 RC 振荡器产生，不需要外部电路，比 HSE 时钟的成本低，启动速度快。HSIOSC 时钟频率固定为 48MHz，频率精度低于 HSE 时钟。RC 振荡器输出时钟的频率受芯片加工过程、工作电压、环境温度等因素影响，CW32L083 提供了 HSIOSC 时钟频率校准功能，用户可通过设置内置高频时钟控制寄存器 SYSCTRL_HSI 的 TRIM 位域值来校准 HSIOSC 时钟频率，HSIOSC 内部高速 RC 振荡器在芯片上电后，默认处于开启状态，用户可通过设置系统控制寄存器的 SYSCTRL_CR1 的HSIEN 位域为 0 来关闭。如用户停止并重新启动了 HSIOSC 振荡器，可通过内置高频时钟控制寄存器 SYSCTRL_HSI的 STABLE 标志位来确定 HSI 时钟是否稳定，STABLE 标志为 1 表示 HSIOSC 时钟已稳定，为 0 则表示 HSIOSC 时钟还未稳定。

HSIOSC 时钟经过分频后输出 HSI 时钟，分频系数通过内置高频时钟控制寄存器 SYSCTRL_HSI 的 DIV 位域设置，有效分频系数为 1、2、4、6、8、10、12、14、16，上电后默认值为 6，所以 HSI 时钟默认频率为 8MHz。

2.PLL时钟

CW32L083 内部集成锁相环 PLL 电路，可对输入时钟源进行锁相倍频输出 PLL 时钟。用户可通过内置锁相环控制寄存器 SYSCTRL_PLL 的 SOURCE 位域选择 PLL 的输入参考时钟源，如下表所示

锁相环倍频系数通过内置锁相环控制寄存器 SYSCTRL_PLL 的 MUL 位域进行设置，可设置范围为 2 ~ 12，默认值 为 8。为保证锁相环的锁定收敛速度及输出时钟相噪性能，用户需根据实际的输入参考时钟频率和输出时钟频率分别设置 SYSCTRL_PLL.FREQIN 和 SYSCTRL_PLL.FREQOUT 位域的值。

步骤 1：设置 SYSCTRL_CR1.PLLEN 为 0，关闭 PLL； 

步骤 2：等待 SYSCTRL_PLL.STABLE 标志被系统硬件清零； 

步骤 3：更改 PLL 的参数； 

步骤 4：设置 SYSCTRL_CR1.PLLEN 为 1，启动 PLL； 

步骤 5：等待 SYSCTRL_PLL.STABLE 标志被系统硬件置 1，标识 PLL 时钟已稳定。

3.实例演示

通过按键KEY1中断调节运行主频（4M/12M/24M/48M/64M）,LCD显示对应数字。

(1)初始化GPIO

(2)GPIO中断控制函数

(3)初始化LCD

(4)配置嵌套的矢量中断控制器

(5)主函数

4.测试结果

将电流表串接在单板J23跳线上，单板上电，默认主频为8MHz然后通过KEY1按键，控制主频在4 MHz -12 MHz -24 MHz -48 MHz -64 MHz之间进行切换，记录不同主频下的电流值，如下：