本题链接：

https://hdlbits.01xz.net/wiki/Adder3

既然你知道了如何构建一个全加器，那么就实例化3个全加器来创建一个位宽为3的二进制并行进位加法器。加法器将两个3位数字和一个进位相加，得到一个位宽为3的和并输出。为了鼓励实例化全加器，答案也要输出进位加法器中的每个全加器的进位输出。cout[2]是最后一个全加器的最终进位，也是通常来说看到的进位。

题目

答案

输出波形

2+3=5, 2+3+1=6

按位操作符包括：取反（~），与（&），或（|），异或（^），同或（~^）。

按位操作符对 2 个操作数的每 1bit 数据进行按位操作。

如果 2 个操作数位宽不相等，则用 0 向左扩展补充较短的操作数。

取反操作符只有一个操作数，它对操作数的每 1bit 数据进行取反操作。

参考内容：

2.4 Verilog 表达式 | 菜鸟教程：

https://www.runoob.com/w3cnote/verilog-expression.html