5G中NOMA是个什么鬼？

2022-09-30 11:34 作者:余网优化 0人读过 | 我要投稿

NOMA是Non-orthogonal multiple access technology的简称，意为非正交多址技术。NR同意使用NOMA接收机，如图1所示，它被用作上行数据传输的多用户接收器的一般框图。

NOMA接收机关键技术在于不同多用户检测器（MUD：multi-user detectors）和干扰消除（IC：interference cancelation）。

几年前，LTE中就提出了诸如ML-like接收器、CWIC接收器等高级接收器，例如在Rel-12 NAICS中。未在实际网络中采用的原因是缺乏成本效率和可扩展性，因为从市场和网络性能角度来看，gNB的硬件升级仅有益于特定功能/场景是不可取的。

作为一个潜在的新特性，NOMA将添加到Rel-15 NR中，该NR将包括MU-MIMO、配置授权和不同波形等重要特性，这些特性是所有用例（如eMBB、uRLLC和mMTC）的使能器。类似地，如果设想将其与发射器侧增强一起作为NOMA增益的关键使能器，那么由NOMA研究激励的改进/高级接收器也将非常理想，它也有利于传统UE和未来可能运行MU-MIMO的UE。

因此，为了特别有效地支持强制性特征，例如，上行中的CP-OFDM和DFT-s-OFDM，NOMA接收机应适用于具有两种上行波形的上行信号。

Chip-wise vs. Block-wise MUDs

如表1所示，MUD可分为两类：chip-wise receiver和 block-wise receiver。

在chip-wise receiver中，MUD操作在每个RE上独立执行，具有高度并行性，并且可以应用于所有NOMA传输方案。block-wise receiver仅适用于具有扩展的NOMA方案。在block-wise receiver中，它在一组RE上执行一次，即对于扩展块内的RE，其中由于更大的扩展块而增加的复杂性将比在chip-wise 块中快得多。

Chip-wise MUD

在chip-wise多用户检测中，某些过程迭代地细化多用户信号的估计。一个系列包括迭代消息传递或信念传播，LDPC解码器使用的成熟接收器架构。在这个架构中，有MPA（message-passing-algorithm）和EPA（expectation propagation algorithm）。两者都很简单，性能相似。另一种方法是使用FEC的软信息来细化用户间干扰的近似值，这是在ESE中完成的。

Block-wise MUD

block-wise MUD对一组RE（扩展块）进行操作，以利用某些特定类型的NOMA操作（如线性扩展）提供的符号结构。

在大小为L个 RE的扩展块上联合执行的块MMSE反演Nr×L-by-Nr×L复数协方差矩阵。与chip-MMSE相比，block-MMSE具有更高的复杂度，即与之相比，尤其是当扩展因子L较大时。

当矩阵大小 (Nr·L by Nr·L) 超过一定水平时，数值稳定性成为现实中的优先事项，并行化将受到指数级影响。由于额外的延迟和复杂性惩罚，可能无法检测或验证数值不稳定的发生。它将继续通过以下接收块传播，并最终导致不可预测的故障。

block-MMSE接收机严重依赖于特定NOMA发射器在RE块上信号处理的特定信号结构（即线性扩展）。如果信号中没有此类特定结构，则实现变得无用甚至有害。这将发生在Rel-15 UE的信号上，该信号确实使用块扩展：在信号上应用 block-MMSE不会像MMSE-IRC那样提高任何基线性能，但会浪费更高的复杂性和更高的病态矩阵风险（矩阵反转维数从到）。

干扰消除方法比较

在一维中，干扰消除（IC）可以是硬的、软的或混合的。

Hard IC：信道解码器将正确解码（即通过CRC检查）的二进制位反馈给检测器，用于干扰重建。它只反馈正确解码的数据流。
Soft IC：信道解码器将LLR（log likelihood ratios）反馈给检测器进行干扰重建，无论数据流是否可以正确解码。然而，对于那些正确解码的码字，使用LLR值而不是硬IC是一种浪费。
Hybrid IC：信道解码器反馈正确解码码字的二进制位和错误解码码字的LLR，如图3所示。对于那些正确解码的用户，干扰被硬消除（蓝色虚线）；对于那些未编码的用户，软信息由解码器反馈（橙色虚线）。这样，可以降低软集成电路的实现复杂度，提高硬集成电路的性能。

在另一个维度中，集成电路可以串行、并行或混合实现。

SIC（Serial IC，也称为 successive IC）一次仅解码一个用户。虽然SIC的顺序取决于SINR值以利用用户之间的远近效应，但这样的顺序SIC可能会导致众所周知的错误传播。为了克服这一问题，在增强SIC中，每次成功解码UE时，都会修改SIC的顺序。
PIC（parallel IC）同时对所有活动用户进行解码，从而避免了SIC的顺序相关错误传播并提高了性能，如图6（b）和图7所示。此外，由于较高的并行性，它具有较低的解码延迟。注意，一次也可以解码用户子集，称为group PIC，并且可以获取用于组选择的附加操作。

如图7所示，在相关情况下，hard ordered SIC的性能最差。虽然hard enhanced SIC的性能优于hard ordered SIC，但其性能仍明显低于hard ordered SIC。在PIC系列中， hybrid-PIC的性能略优于soft-PIC，soft-PIC比hard-PIC有明显的增益。