Logic BIST介绍

Logic BIST即逻辑内建自测试(logic Built-ln Self Test)该硬件电路结构的功能为生成测试数据，将其输入到被测电路，采集输出响应，验证输出结果是否正确，这一工作流程是由内建自测试控制器控制的，与ATPG过程类似的是我们可采用故障覆盖率来评价内建自测试的有效性。

对于内建自测试电路，可对其进行分类，根据自测试级别分类为系统级，板级，芯片级，根据电路类型对其分类为Logic BIST和Memory BIST，根据测试时间分类为On-line BIST以及Off-line BIST，这里的On-line和Off-line意为离线和在线，离线内建自测试即为在内建自测试接入时，需要暂停正常运行的被测电路的内建自测试类型称为离线内建自测试，测试被测电路所花费的时间相对较短。在线内建自测试与离线内建自测试相比，在线内建自测试允许在被测电路内进行操作，在一般情况下，一个在线内建自测试必须找到合适的时间或正确的数据来连接和测试被测电路由于只能使用这种空闲时隙进行工作所以在线内建自测试需要相对较长的时间来测试整个被测电路，下图是一个BIST流程结构的简单示意图：

首先对于Test Pttern Generation测试向量生成过程，任何内建自测试硬件的主要部分都是其测试向量生成模块，在该模块，通过一些特殊的电路结构能产生伪随机的测试向量，这类电路结构有穷举计数器，环形计数器，扭环计数器，然而这几结构包含或多或少的缺陷，所以我们通常采用它们的迭代延伸的电路结构也就是线性反馈移位计数器作为测试向量生成电路。

线性反馈移位寄存器(Line Feedback Shift Register, LFSR)可以解决我们有关计数器的问题，如果一个n位二进制计数器能产生2n个独特的输入向量，而LFSR能够生成2n-1个独特的伪随机测试向量，一个LFSR包括一系列有线触发器移位寄存器，其反馈通过异或门组成以2位模的加法器，且触发器被视为延时单元。下图为一个LFSR线性反馈移位寄存器示意图：

其次是ORA(Output Response Analyzer)输出相应分析，该结构是将电路的输出压缩成一个小signature,将生成的signature与存储的正确signature比较，确定通过或者失败，ORA也被叫做signature analyzer,ORA是对比压缩后的数据，所以这有可能出现混叠情况致使结果不准确。

一个好的ORA结构要考虑的因素很多，需要占用尽可能少的电路面积，对于测试正确失败的判断要准确等，做好权衡是设计一个好的ORA的关键。

最后在实现测试向量生成以及输出响应分析中，有很多电路结构被选取来完成这些功能以下介绍几种基于LFSR的电路结构。

MISR:基于LFSR的多输入特征信号寄存器，用于输出响应分析。

SISR:串行输入特征信号寄存器是一种具有单一串行输入的特征信号寄存器，常被用做一种输出响应分析器。

SISA:串行输入特征信号分析仪，与串行输入特征信号寄存器基本相同。

PRPG:伪随机向量产生器，基于LFSR且具有并行输出的测试向量产生器。

SRSG:伪随机序列产生器，一种基于LFSR但仅有一个串行输出的测试向量产生器，一个并行的SRSG相当于一个PRPG。

BILBO:内建逻辑观察器，一种可用作PRPG，一个MISR和一个标准寄存器的可配置LFSR结构。

不同配置结构选取，也取决于内建自测试应用环境，它的应用利弊明显，首先优点是节约了ATE的费用，提升了IC的质量，更容易集成测试，测试访问更加便捷，并且支持在线测试，缺点是有额外的面积开销，性能下降，产生额外的设计工作，缺乏调试和诊断信息，测试时间相对较长但故障覆盖率不高，所以自测试电路应用场景多在于可靠性要求较高芯片(汽车电子，工业级应用芯片等)的系统自检测试上。