【集成电路】华为杯第五届中国研究生创芯大赛-京微齐力企业命题
京微齐力赛题讲解视频
京微齐力答疑邮箱
yunqin.li@hercules-micro.com
京微齐力企业命题专项奖设置：
一等奖1队，奖金10 000元；
二等奖3队，奖金各5 000元。
赛题一：可编程边缘计算加速器
命题说明：
基于京微齐力提供的P1 EVB开发板，使用P1器件内DSP、RAM和可编程逻辑资源实现FPGA方案的硬件加速。硬件加速的应用方向可以是人工智能、图像处理、语音处理、激光雷达、毫米波雷达、信号采集与处理，软件无线电、电机控制等场景。
京微齐力提供RISC-V软核系统，参赛队伍也可以使用第三方的软核或硬核CPU或MCU系统，通过SPI、并口、串口或其他接口实现与P1 EVB板的通信与控制。软核或硬核CPU主要用于实现人机交互、可编程加速系统的参数配置、部分算法的软件调度、状态与最终结果显示。
注意：请务必使用京微齐力P1器件实现应用算法的加速，部分算法调度，实时性不高的算法可在软核或硬核CPU上软件实现。
京微齐力 P1 器件的可编程资源：
60K等效LC资源
144个DSP单元；144个18Kb BRAM单元
硬核 800Mbps的DRR3 x16的硬核DDR3控制器，接口是128位的AXI接口
支持1.2-3.3V单端GPIO；LVDS，MIPI，HDMI接口的高速差分GPIO
京微齐力 P1 器件开发的软硬件资源：
借用P1 EVB开发板1块；如需扩展子卡需要从京微齐力合作伙伴米联客进行单独购买
提供京微齐力FPGA开发工具Fuxi
提供基于AXI接口DDR3的参考设计
提供软核RISC-V的参考设计和使用文档，如需RISC-V在线调试工具需自行购买；
京微齐力P1开发板的简介：
HDMI输出接口1个，支持720P60，提供参考设计
DDR3 x16颗粒，容量2Gb，提供800Mbps速率的参考设计
2路CEP扩展接口，2.54mm间距排针
1路1000M以太网
USB-UART接口，TF卡座；4个按键；5个LED指示灯；25Mhz有源晶振
EVB原理图
摄像头扩展接口 2个，提供摄像头驱动和参考设计；摄像头模块需要从京微齐力合作伙伴米联客单独购买
2路FEP扩展接口，48个GPIO/24个差分对，可对接京微齐力合作伙伴米联客各种扩展卡：ADC扩展卡，DAC扩展卡，LCD扩展卡，音频卡，USB3.0卡，HDMI视频输入输出卡，MIPI摄像头卡等，提供相关的参考设计；扩展子卡需要单独购买
作品输出要求：
设计报告
作品PPT详细方案介绍与分析
设计报告：作品实现关键算法加速部分的原理，特点，技术优势，功能仿真，关键接口或波形的说明，测试结果分析等
作品视频与图片展示
设计数据
项目系统框图，PCB原理图，扩展子板或飞线原理图
软件和硬件设计源代码
仿真和测试结果，关键算法部分提供RTL仿真激励，仿真结果与波形数据更佳
评分标准
备注：
关于开发板：开发板数量充足，可满足赛事需求。考虑到为避免资源浪费，我们会直接免费借用10块板给相关参赛队伍，超过10块板之后需通过申请流程，经评估后可免费借于参赛队伍使用。申请开发板请发邮件至：yunqin.li@hercules-micro.com
赛题二：基于AXI总线接口的二级Cache设计
命题说明及作品要求：
设计一个二级Cache，需要支持以下特性：
支持读写两种Cache操作；
支持三个接口：两个axi slave接口，一个axi master接口：
1、axi slave接口负责Cache空间访问；
2、axi master接口为主存空间访问；
支持32Kbyte地址空间映射到最大256MB连续空间；
支持两个axi slave接口同时访问不同的cache line；
Cache line支持32byte；
写操作支持写回和写穿两种模式；
支持四路组相联；
支持读操作分配和写操作分配；
Cache替换支持两种替换算法：
1、将最近最少使用的内容替换出Cache；
2、将访问次数最少的内容替换出Cache；
支持clear操作；
支持flush操作；
内嵌静态SRAM；
FPGA验证支持100MHz；
ASIC流程支持工作频率能够达到500MHz;
备注：
1.关于学生搭建仿真模型：我们可以提供sram仿真模型，学生也可以通过给定的仿真时序搭建。
2.推荐使用米联客P1开发板，FPGA原型验证（频率为100MHz）。
3.我们会提供testcase列表，作为必要的仿真用例。
AXI_mem_m为axi master接口，AXI_mem_s为axi slave接口，数据位宽为32bit，支持标准AXI协议。
提交文件：
1.详细设计方案；
2.RTL代码；
3.仿真测试用例；
评分标准
注：如果以上分数相同，则以资源使用最少者获胜。
京微齐力企业简介
京微齐力是除美国外最早进入自主研发、规模生产、批量销售通用FPGA芯片及新一代异构可编程计算芯片的企业之一。其产品将FPGA与CPU、MCU、Memory、ASIC、AI等多种异构单元集成在同一芯片上，实现了可编程、自重构、易扩展、广适用、多集成、高可靠、强算力、长周期等特点。公司技术与产品将涵盖可编程FPGA内核，异构计算与存储架构、芯片设计、软件开发、系统IP应用等相关技术领域。公司提供核心关键芯片和相关市场应用系统解决方案。基于先进的创新可编程技术，研发新一代面向人工智能/智能制造等应用领域的AiPGA芯片（AI in FPGA）、异构计算HPA芯片（Heterogeneous Programmable Accelerator）、嵌入式可编程eFPGA IP核（embedded FPGA）三大系列产品，产品市场将涵盖云端服务器、消费类智能终端以及国家通信/工业/医疗等核心基础设施。
了解更多请前往京微齐力官网：
www.hercules-micro.com
中国研究生创"芯"大赛简介
中国研究生创“芯”大赛由教育部学位管理与研究生教育司指导，中国学位与研究生教育学会、中国科协青少年科技中心主办，清华海峡研究院作为秘书处。赛事作为中国研究生创新实践系列赛事之一，服务于国家集成电路产业发展战略，旨在切实提高研究生的创新能力和实践能力，促进集成电路领域优秀人才的培养，至今已成功举办四届。第五届大赛参赛作品共有集成电路设计、半导体器件与工艺、EDA算法与工具设计三大方向，另外还设有十余家企业命题并设立专项奖。大赛作为集成电路领域的专业赛事，汇聚了全国顶尖高校师生团队以及学业界各方资深嘉宾、评委，为参赛队员们提供了一个绝佳的实践机会与能力交流平台，获奖队伍除了丰厚奖品外，更有MPW流片支持与企业人才应聘机会！
中国研究生创芯大赛官网
https://cpipc.acge.org.cn/cw/hp/10
承办单位简介
浙江大学杭州国际科创中心坐落于美丽的钱塘江畔，分成建设区块和启动区块进行建设。
建设区块位于杭州市萧山科技城板块，项目西接亚运村，东连萧山机场，整体规划1200亩（含配套用地200亩），分三期建设。其中，一期项目亚运会之前完工，规划布局1个微纳设计与制造公共技术平台和若干个领域型产业创新平台，新建微纳超净间实验室、超算中心、公共实验平台、学科研究平台、产业孵化中心等教学科研设施。
启动区块总面积10万平方米，规划建设卓越中心、研发中心、孵化中心、产业中心四大中心，谋划建设三个研究院（先进半导体研究院、生物与分子智造研究院、未来科学研究院）、若干创新工坊，同步搬迁建设浙江大学微纳电子学院、网络空间安全学院。
目前，微纳电子学院已聘请国内著名集成电路专家、中国工程院院士吴汉明担任学院院长，并于2020年9月迎来第一批师生入驻。园区配套有食堂、公寓、健身房等各类设施，为高水平科学研究、高质量成果转化提供重要支撑。
