LabVIEW My FPGA家族新成员:24位8通道最高144KS/s-ADS1274/1278(TI公司)-DSA信号

LabVIEW My FPGA家族又添新成员啦!!!
1、24位8通道最高144KS/s采样率的超高精度并行多通道ADC(TI公司ADS1274/ADS1278)在LabVIEW My FPGA下的驱动VI诞生了(用户只需要拷贝连连线就可以啦)!
2、ADS1274/ADS1278支持4/8通道同步采集测量,最高144 KS/s 采样速率。
3、4种可选操作模式:高速: 144kSPS, 106dB SNR;高分辩率: 52kSPS, 111dB SNR;低功耗: 52kSPS, 31mW/通道;低速: 10kSPS, 7mW/通道。
4、利用1个ADS1278可以实现8个通道并行超高性价比的DSA动态信号采集卡,非常适合声音、振动、加速度等IEPE/ICP传感器信号采集,比常见的ADS1256要更加强大,集成度更高。
5、用户可以直接在FPGA芯片里面加入LabVIEW工具包里面的各种滤波、FFT频谱变换等信号算法,让我们的FPGA动态信号DSA采集卡变得更加智能化、人性化,只要会一点LabVIEW,就能利用这个24位的ADS1278搞定声音与振动、机器健康状态监测等应用开发。
●压力传感器
以单通道芯片ADS1271为基础 ADS1274 (四通道) 和ADS1278 (八通道)为24位可达每秒144k采样速率(SPS)的(Δ-Σ)模数转换器 (ADCs)允许四或八通道同步采样。芯片采用相同的封装可以向下扩展。传统上工业级的模数转换器使用具有大通带陡度的数字滤波器以提供较好的漂移特性。其结果是具有有限带宽并且适用于直流测量。
高分辩率的模数转换器在音频应用中有着大的可用带宽但偏移量和漂移显著小于同类工业产品。ADS1274与ADS1278结合了三种类型的转换器允许非常好的直流与交流指标的高精度工业测量。高阶的稳态斩波调节器实现了非常低的漂移和带内噪声。板载抽取滤波器压缩调制和带外噪声。模数转换器提供可用的信号带宽达奈奎斯特速率的90%并且其纹波小于0.005dB。
四种操作模式允许对于速度分辩率和功耗的优化。所有的操作直接由管脚控制不需要编程寄存器。芯片满足于全部的工业范围并有所扩展 (–40°C 到+105°C)且采用HTQFP-64PowerPAD™封装。

ADS1274 (四)和ADS1278 (八)为24-位的, 基于单通道ADS1271的delta-sigma模数转换器。它们结合了优异的直流精度和高级的交流特性。下图为方框图:

两种芯片的功能相同除了ADS1274有四个模数转换器而ADS1278有八个模数转换器之外。它们的封装相同并且ADS1274与ADS1278的管脚兼容允许进行板级升级。转换器由四个(ADS1274)或八个(ADS1278)先进的、6阶稳定斩波器、delta-sigma调制器和低纹波的线性相位FIR滤波器。调制器测量相对于差分参考源VREF=(VREFP – VREFN)的差分输入信号VIN=(AINP–AINN)。数字滤波器接收调制信号并且提供低噪声的数字输入。允许权衡速度分辩率和功耗可选择四种操作模式:高速、高分辩率、低功耗和低速。如下表:


由于ADS1274/ADS1278的工作模式非常复杂,TI公司提供的评估板上既有拨码开关硬件配置也有通过引脚软件配置,在我们给用户封装的My FPGA驱动VI里面,我们将所有ADS1278需要用到的IO都放在了FPGA VI里面,用户可以自由配置,这样,如果用户自己用ADS1278做板子的话,就不需要像TI公司评估板搞那么复杂了,直接把需要动态配置的引脚拉到FPGA引脚上即可。
如果用户买的是TI公司的ADS1278评估板,可以参考下面图2所示的配置和接线,特别是S2拨码开关,要设置为:M0M1:00;CLKDIV:1;F0F1F2:101;S3拨到右侧,接板子上的2.5V基准参考电压;然后于FPGA之间的接线,需要接MCLK、SCLK、Fsync和8个DOUT输出引脚;最后别忘了电源VCC和GND,另外,ADS1278的需要3种电源:5V、3.3V以及1.8V,用户在做板子的时候,一定要提供哈!!!

下面是我们封装的IP核里面的备注:
/*ADS1278/4在芯片设计时,去掉了ADS1278/4的内部寄存器,对于ADS1278/4的工作方式的配置不需要通过通信的方式进行,直接通过IO的电平配置,达到预期的效果。
Ainp1-Ainn1到Ainp8-Ainn8为模拟信号输入端。
CLK: ADS1278/4的主时钟输入端
DIN: 在一般的情况下是没有用的,在多片级联的时候才能用的到。
SCLK: ADS1278/4通信时用到的时钟输入端
DRDY/FSYNC: ADS1278/4通信时数据发送使能端口。
DOUT1-DOUT7: ADS1278/4的数据输出端
SYNC: 从新启动数据转换的端口,当SYNC为低时,AD转换停止。
CLKDIV: ADS1278/4主时钟的选择端
//--------------------------------------------------------------------------------------//
MODE0: MODE1:
工作模式选择: 00:High-Speed
01:High-Resolution
10:Low-Power
11:Low-Speed
//--------------------------------------------------------------------------------------//
Test0:
Test1: 测试用的引脚
//--------------------------------------------------------------------------------------//
PWDN1- PWDN7:关掉相应AD通道的电源,低电平有效,为了降低功耗。
//--------------------------------------------------------------------------------------//
Format0:
Format1:
Format2:
通信模式选择:
000:SPI TDM Dynamic
001:SPI TDM Fixed
010:SPI Discrete —
011:Frame-Sync TDM Dynamic
100:Frame-Sync TDM Fixed
101:Frame-Sync Discrete —
110:Modulator — —
最终ADC芯片IO的选择:
Format0: 1
Format1: 0
Format2: 1 Frame-Sync 数据发送模式
//--------------------------------------------------------------------------------------//
Test0: 0
Test1: 0 都为0的情况是,进入正常模式!
//--------------------------------------------------------------------------------------//
MODE0: 0
MODE1: 0 高速模式
//--------------------------------------------------------------------------------------//
1. FSYNC为高电平启动数据传输, SCLK的第一个低电平时,AD1274准备第一个数据,在FSYNC为高电平后的SCLK的第一个上升沿取第一个数据。
2. FSYNC的高电平必须大于一个SCLK的时钟周期
3. FSYNC的周期必需大于CLK的256倍,且小于2560倍。这个一定要注意,开始的时候就是因为这个导致数据出错。
4. SCLK为必须为CLK的1、2、4、8的分频
————————————————*/

-ADS1278-DSA(24位8通道,144KS/s)








测量结果:



