10/20系GPU datasheet及各种配置(上)

鄙人根据以往维修的各种经验以及积累下来的各种知识与资料，在百忙之中整理了一些关于显卡的资料，总结了一系列关于NVIDIA显卡10系和20系的所有相关的各项数据以及硬件参数，尽管可能有一些不足的地方以及存在鄙人尚未完全了解的部分定义，我也在这里以文章的形式分享给大家。

10系GPU中，由GPUdatabase数据上可知在60往上（包括60）的核心其封装尺寸都是一样的（BGA2152 基板大小37.5x37.5mm(又一说BGA2150)）

而在20系GPU中，由GPUdatabase数据上可知在60往上（包括60）的核心其封装尺寸都是一样的（BGA2228 基板大小37.5x37.5mm ）

因此BGA2228与BGA2152封装在物理层上尺寸完全相同（即仅为封装pin不一样。）

BGA2228核心，分别有2种DIE尺寸，一种为445mm²的TU106，即2060核心（满血为2304CUDA），一种为545mm²的TU104，即2080s核心（满血为3072CUDA）。图2-1为一部分公开的DIE核心丝印解释：

Line1：该项为芯片公司名：一般为NVIDIA

Line2/Line3：一般该项是合起来看的，Line2说明了芯片是在何处封测，YYWWAB为芯片生产的日期与修订版本（即步进版本）Line3说明了芯片的制造机构代码

Line4：核心代号

Line5：空白项，一般不是特殊核心不会做丝印标注

(Tips：部分在基板上用黑色马克笔标注的，一般为ES/QS核心，但并不影响核心丝印信息。)

BGA2152核心，分别有2种DIE尺寸，一种为200mm²（一说为198mm²）的GP106，即1060核心（满血为1280CUDA），一种为314mm²的GP104，即1080核心（满血为2560CUDA）。图2为一部分公开的DIE核心丝印解释：

Line1：该项为芯片公司名：一般为NVIDIA

Line2/Line3：一般这2项是合起来看的，Line3说明了芯片是在何处封测，YYWWAB为芯片生产日期与修订版本（即步进版本）

Line4：芯片生产的批号以及芯片的制造机构代码。

Line5：核心代号

虽然不同的DIE上面的丝印刻字略有不同，但是大体上都是按照这个规范来命名的。在这5个Line中，最主要的识别核心的方式为Line5，Line5记录了核心的构架代号，比如GP104-400-A1代表1080 GP104-200-A1是1070 GP104-300-A1是1070ti等。

在BGA2152封装中，因为有2种不同的芯片封装在基板上面，导致其实际具有2种不同的定义，这里分成一个为GP106，另一个为GP104的定义，实际上仅是在显存通道和显示输出通道上具有差异，在其它部分，差异不大。

BGA2228封装在功能上主要分为7个部分：电源部分，显存地址线部分，显示输出部分，PEX总线部分，NVLink预留部分（此部分后面会讲），GPIO部分以及各种小信号输出部分（XTAL晶振以及I2C输出。）

BGA2152封装在功能上主要分为6个部分：电源部分，显存地址线部分，显示输出部分，PEX总线部分，GPIO部分以及各种小信号输出部分（XTAL晶振以及I2C输出。）而相比BGA2228定义，BGA2152少了NVLink定义的输出。

（引申：20系GPU使用的是BGA2228封装，与10系BGA2152封装相比多了电源部分的定义，显存控制器部分地址线差异（DDR6/DDR5的差异)，这里直接引用BGA2228封装来讲解10系的BGA2152封装。

（以下因显卡的封装尺寸过大，将图片分为4张小图讲解）

定义的解释：

(注意：由于10系BGA2152与20系BGA2228定义中，除开电源部分外，在显存控制器的DDR数据链路和NVLink数据链路存在部分差异，该部分在后面会单独给出说明。)

电源部分：

（主供电部分）：

NVVDD/VDD:核心主供电 

1V8_AON:1.8V主供电

FBVDDQ:显存供电、核心显存控制器供电

PEX_CVDD/PEX_DVDD:1.0VPEX控制器供电

IFP_IOVDD:1.0V供电视频输出接口模块

（副供电部分）：

IFPAB_PLLVDD/IFPCD_PLLVDD/IFE_PLLVDD:1.8V视频总线控制器锁相环供电

PEX_HVDD/PEX_PLL_HVDD:1.8VPEX控制器模拟供电及锁相环供电

FB_REFPLL_AVDDx(x=0,1):1.8V显存控制器数字供电

FBx_PLL_AVDD(x=A,B,C,D):1.8V显存控制器锁相环供电

VID_PLLVDD/XS_PLVDD/SP_PLLVDD/GPCPLL_AVDDx(x=0,1):1.8V锁相环供电(核心GPC)

PEX总线部分：

PEX_RX[15:0]/PEX_RX[15:0]_N:PCIE总线接收端

PEX_TX[15:0]/PEX_TX[15:0]_N:PCIE总线发射/传输端

PEX_REFCLK/PEX_REFCLK_N:PCIE基准信号输入,即PCIE标准差分时钟(100MHz)

PEX_WAKE_N:PCIE终端唤醒双向IO

PEX_CLKREQ_N:PCIE高速信号请求输出端

PEX_TREMP:PCIE高速信号终端校准

PEX_RST_N:PCIE复位输入端

视频输出总线部分：

IFPx_AUX_SCL/IFPx_AUX_SDA_N(x=A,B,C,D,E,F):DisplayPort 辅助信号链路(Auxiliary Lane)

IFPx_Ly/IFPx_Ly_N(x=A,B,C,D,E,F)(y=0,1,2,3):DisplayPort 主高速信号链路(Main Lane)

IFPAB_RSET:A,B通道接口输出基准电流分配

IFPCD_RSET:C,D通道接口输出基准电流分配

IFPEF_RSET:E,F通道接口输出基准电流分配

I2C总线部分/GPIO：

I2Cx_SCL/I2Cx_SDA(x=B,C,S,):I2C总线设备、

GPIO(0:30):用于各种用途的IO控制口，风扇pwm输出，板载LED灯，以及超频控制等。 

杂项：

STRAP[0:5]:外部strap电阻配置，用于配置显存时序/显存地址总线，VGA设备识别，加速卡识别等。

THERMDP/THERMDN:外部温度传感器输出，一般没什么用。

ADC_IN / ADC_IN_N:电流传感器输入

JTAG test：

JTAG_TCK/JTAG_TDI/JTAG_TDO/JTAG_TMS:JTAG测试端口

外部晶振时钟发生器:

XTAL_IN/XTAL_OUT:一个外部晶振时钟连接端口，XTAL_IN亦可以由外部LVTTL时钟

振荡器输出中驱动（XTAL_OUT留空）。

外部ROM（BIOS）互联引脚定义:

ROM_SCLK:串行ROM时钟输出端，提供用于访问串行的时钟信号

ROM_CS_N:片选信号输出端

ROM_SI:串行数据输出端，ROM_SI将数据信号提供给ROM上的SROM_SI串行

ROM_SO:串行数据输入端，ROM_SO接受ROM上的SROM_SO输入的数据信号作为输入

BGA2228 20系特有的定义:

NVLink PWR:

NVHS_CVDD / NVHS_DVDD: 核心NVLink模块供电(PEX VDD)

NVHS_HVDD: 核心NVLink模块供电(1.8V)

NVHSx_PLL_HVDD (x=0): NVLink PLL Power Rail(1.8V)

主要的外围电路以及STRAP配置:

10系:

10系与20系的显存配置控制器都是一致的，皆为STRAP[0:2] 三个端口通过不同的上拉电阻进行控制，下面分开2种不同的配置CFG进行分析。

10系BGA2152 CFG配置:

显存控制器配置:

这里，STRAP[0:2]三个jump配置，分别用于配置不同的显存识别方式，在10系（除1080，因为1080是GDDR5X，鄙人仅见到过一种CFG，即镁光显存的配置，所以这里暂不论述），即1060 1070乃至P4000 P4200等专业卡中，都遵循这一类CFG配置。

STRAP配置中，L代表直接下拉到地，H代表上拉到1.8V电压总线上。M代表既上拉也下拉，相当于提供1.8V/2（即0.9V）的电压给STRAP端口。

STRAP[3:5]三个jump配置，分别用于配置核心的不同工作方式，在正常的使用时，一般采用H L L的方式配置。

20系BGA2228 CFG配置:

显存控制器配置:

STRAP[0:2]三个jump配置，和10系一样，也分别用于配置不同的显存识别方式（即使显存为GDDR6），在20系，即2060 2070乃至RTX3000 RTX5000等专业卡中，都遵循这一类CFG配置。

其中在20系的CFG中，由于三星在GDDR6产线上有单颗2G的显存，因而在20系核心也增加了这个CFG配置，用于支持8G/16G的显存。

与10系的CFG一样，20系的STRAP配置中，L代表直接下拉到地，H代表上拉到1.8V电压总线上。M代表既上拉也下拉，相当于提供1.8V/2（即0.9V）的电压给STRAP端口。

STRAP[3:5]三个jump配置，分别用于配置核心的不同工作方式。

由于显存地址链路涉及的定义较多，规范较为复习且篇幅较长。在本篇文章中暂时不进行对显存控制器及显存地址点位的研究，鄙人精力有限但会在下一章文章中对10系和20系的显存地址点位，显存控制器等部分本文未涉及的部分进行解析。