本题链接：

https://hdlbits.01xz.net/wiki/Mux2to1v

创建一个位宽为100的2比1多路复用器。当 sel = 0时，选择 a。当 sel = 1时，选择 b。

预期解决方案长度：大约1行。

题目

提示:

使用条件运算符(cond ? iftrue : iffalse)更便于阅读。

答案

输出波形

条件表达式有 3 个操作符，结构描述如下：

计算时，如果 condition_expression 为真（逻辑值为 1），则运算结果为 true_expression；如果 condition_expression 为假（逻辑值为 0），则计算结果为 false_expression。

其实，条件表达式类似于 2 路（或多路）选择器，其描述方式完全可以用 if-else 语句代替。当然条件操作符也能进行嵌套，完成一个多次选择的逻辑。

参考资料：

2.4 Verilog 表达式 | 菜鸟教程：

https://www.runoob.com/w3cnote/verilog-expression.html