研发日常2

本周主要在调试均流机子，外接穿插验证几个其余项目性能。 6号接着调整均流不匀的bug，可能是没有睡好，也可能对电路分析的不够透彻，上午测试了很久才找到问题，在均流比较出的输出波形过于形变，而输出接了一个三极管控制一个偏置电阻做为均电流环参与到电压环路，我以为就是输出偏置的影响，开始修改电路参数，首先修改了输出到三极管驱动下分压电阻的容值，原先的1uf似乎在输出高频下能量释放的比较慢，使得三极管控制震荡，改小十倍之后控制波形明显接近了脉冲方波，再然后去除了运放比较的积分电容测试，毕竟在均流调机的过程中频率较大输出反馈至输入会有一定影响，改善输出驱动波形失真效果好很多，但是并机测试出现震荡，调试后也将电容取小，使输出稳定。晚上就早早下班跑步去了。 7号测试：不带均流功能的机子动态特性，因为此前存在电压漂高的现象：空载电压手动调整至4.2V，带载电压会掉至4.1V，为了解决这个问题加快了环路速度，验证对动态是否造成影响，很明显的是，0到100%跳变时，出现异音，跳变时的过冲幅度也超过规格书要求，改大了原边补偿电阻大小（使环路变慢），也改大了了副边反馈阻容值（使环路加快），最后达到的最好效果即是满足了规格书要求且减少了异音，试图将这个0-100%时出现的异音完全消除，但是靠近了仔细听发现只要跳变时，都会有一点点声音，考虑到对产品性能无影响，暂未继续优化，放入高低温箱测试极端条件环路的稳定性。 8号上午测试均流并机性能，均流一比一还是存在一定偏差，主要体现为两台机输出压差较大时电流明显不均衡，考虑到业务着急的送样需求，先将输出调成十分接近，满足并机可以电流均衡的功能，然后组装外壳，老化送样。下午开始测试单台机其余性能。 首先是动态负载测试，上周只是简单的将环路速度加快以满足启机，这次动态测试发现在50hz，0跳100%条件下过冲异常，继续调整环路参数优化过冲bug，最后还发现存在0跳任何负载时都会出现一个电压掉沟的现象，考虑到正激芯片在不带载情况下fb电压小会进入打嗝模式以维持低功耗，本以为是环路补偿太小不能将这个范围包含在内，后来发现是因为添加了并机防倒灌电路，额外的mos介入电路后，电源在0负载到任何负载都需要等待mos开通，这也是上面存在掉沟的地方，从原理上说这个不可避免，但是可以改善，将输出假赋载电阻调小至极限，使得空载输出带有一定小电流，这时输出跳变mos DS两端电压差较小，导通时间更快，掉沟减小到可接受范围，然后是并机动态，因为并机动态是两台机一起工作，当电流环参与环路时，发现纹波异常偏大，此时我还不明确是哪里导致，猜测是均流环参与电压环的偏置电压教小，增大后纹波改善，但是偏置电压已经快超出安全范围，适当又调整了一下参数。 9号，先交由进行高低温测试以验证环路在各条件下是否稳定，同时我开始更新完原理图参数，开始制作生产BOM，由于公司今年开始使用新系统，不是很熟悉，料号也有所变更，花了很长时间熟悉并统一为系统最新料号信息，下午制作成BOM准备提交系统，晚上高温测试过流时出现异常，样机损坏，加班核查问题点，只是坏了一颗MOS，过热损坏导致，损坏原因是输出过流后，电源未完全保护，即在电源进副边OCP后，积分电路控制的反馈信号未能触发原边保护，且该信号参与到了环路运算导致OCP环路失控 10号专门解决此bug，OCP过流信号进入积分器与参考电压比较，输出一个电平信号到反馈，但是控制环路太灵敏，输出一建立便使环路进入电压环控制，OCP失效，积分器掉电使比较器输出反转为低，这个过程只有10ms，这个信号作用到过压保护电路中，通过光耦传递到原边时，只有8～9ms的时长，虽然满足了远远高于保护动作的电压，但是时间太短，查阅芯片手册发现至少得保持15ms，为了满足保护动作时长我做了许多尝试，都没有效果，打算飞线添加电路实现副边输出信号时长延长，尝试过用二极管防止积分rc吊点过快，效果不佳且环路震荡更严重；尝试将比较器改为滞回比较器，电路计算的参数放入实际存在偏差，未觉察输出保持到RC放电到VL时才反转；最后是在原边光耦附近增加一个1uf对地电容实现缓冲，这样才解决OCP后积分一段时间触发原边保护。 10号处理均流问题，此前的均流在压差较大时效果不明显，由于第一次设计我觉得可能不对，毕竟批量时不好把控，询问老大果然是有问题，我继续检查电路，我发现电流环的输出参与到电压环时的脉冲占空比不大，但是用万用表对比两个均流信号看起来应该一直是高电平而不是短暂的脉冲，于是还是用示波器抓，对比了很多处信号，我才反应过来，好像均流信号和电流放大信号到比较器时的分压值不对，检查分压电路和实物是没有焊接出错的，修改了分压处取样电阻，分压就正常了，原本的小脉冲方波也变成占空比很大的脉冲开始输入到电压环参与工作，实现了压差较大时也可以实现均流的目的，至此项目调试算上收尾了，移交测试测最新参数的高低温冲击，器件温升 应力 效率等性能。 11号暂时没有着急的任务，不想调机了，打开了下一个基于数字内核芯片的200W电源项目开始参考学习，项目已经完成大半，成品机也正常输出，但是还有一些bug要解决，将会是此后几周的重点攻克难关。参考芯片设计建议，对比到手的半成品发现硬件电路上即存在一定不合理：比如RC滤波值远大于建议设计值，fc反馈上下电容分压不同于建议值，同步整理外围电容电路未设计，贴片MOS到同步整流芯片的控制之间的寄生感量不平衡（刚好对应交接的待解决bug就有整理MOS发热不平衡），还有就是一些还没看懂的了，之后慢慢看。