【Terraria】乘法器

8位乘法器电路图：

运算结果示例：1110 1010 * 1001 1110=1001 0000 0110 1100  (234*158=36972)

整体结构：8*8的运算单元阵列，8行对应乘数二的8位，8列对应乘数一的8位。第m行n列的运算单元对应乘数一的从高到低第n位和乘数二的从低到高第m位。

局部结构如图。全加器（全加器AV27064181）的三个加数输入分别为左上全加器的和输出（左上黄线）、乘数一对应位&（逻辑与）乘数二对应位（中间绿线）、右侧全加器的进位输出（右下红线）。全加器的进位输出接左侧全加器的一个加数输入。全加器的和输出接右下全加器的一个加数输入。

为逻辑同步，每个运算单元乘数一输入（上方蓝线）比上方单元延迟2个逻辑帧，乘数二输入（右侧绿线）比右侧单元延迟1个逻辑帧。

边缘接线细节不讨论。