1、7490为异步计数器，可以用5421和8421两种码制来实现十进制计数，请用两种码制实现7490的十进制计数，用TTL方波作为计数脉冲，并作出状态表。

 8421和5421都是有权码，从最高位到最低位的1依次表示8、4、2、1或5、4、2、1.

异步清零端Ro1、Ro2 ;

异步置9端S91、S92 ；且优先级较高

2、计数器7490有两个异步清零控制端R1和R2，试用7490构成六进制（8421码）和七进制（5421码）计数器，验证其功能并画出连接图。不使用其他器件，还能构成哪些进制的计数器。

(1)不使用其他器件，基础可以实现2-5-10进制.

在8421接法上，QD连复位端，CP=8时复位，是8进制。

在8421接法上，QC连复位端，CP=4时复位，是4进制。

在8421接法上，QB连置9端，CP=2时置9，是3进制。

在8421接法上，QC、QB连复位端，CP=6时复位，是6进制。

在8421接法上，QC、QB连置9端，CP=6时置9，是7进制。

在8421接法上，QD、QA连复位端，CP=9时复位，是9进制。

还有别的揭发，不一一列举了

(2)若已有为N=1进制计数器，需得到M1=6、M2=7进制计数器，M<N，可以用单片，去掉N-M个状态。有复位法（置0法）和置位法（置数法）。复位法适用于有异步复位端的器件；置位法适用于有置数端的器件。

因只有异步端，故采用异步的方法。

<1>构成六进制（8421码）时，(QD)(QC)(QB)(QA)=0110为过渡态(CP=6)，故设置(QD)'(QC)(QB)(QA)'0

方法不唯一，可以根据特点改进。如在8421接法上，QC、QB连复位端，CP=6时复位，是6进制。

<2>构成7进制（5421码）时，(QA)(QD)(QC)(QB)=1010为过渡态(CP=7)，故设置(QA)(QD)'(QC)(QB)'

方法不唯一，可以根据特点改进。如在5421接法上，QA、QC连复位端，CP=7时复位，是7进制。

3、利用7490、7475、CD4511和数码管，搭建一个十进制计数、锁存、译码、显示电路，验证7475的锁存功能，并记录数码管的显示状态。

7475:D1~D4为数据输入端； Q1~Q4为数据输出端；G12、G34为锁存控制端。当控制端信号为1时，输入数据传送至输出端；当控制信号为0时，实现锁存，输出数据保持不变。

4、考虑一下如何用计数器实现分频，用7490完成对TTL方波的二分频和十分频，并用示波器观察8421码和5421码两种码制的分频效果有什么不同。

一个周期内：

CP：10个下降沿

8421：

QD:1个下降沿：9->0；10/1=10分频

QC:1个下降沿：7->8；10/1=10分频

QB:2个下降沿：3->4，7->8；10/2=5分频

QA:5个下降沿：1->2，3->4，5->6，7->8，9->0；10/5=2分频

5421：

QA:1个下降沿：9->0；10/1=10分频

QD:2个下降沿：4->5，9->0；10/2=5分频

QC:2个下降沿：3->4，8->9；10/2=5分频

QB:4个下降沿：1->2，3->4，6->7，8->9；10/4=2.5分频

不同之处：占空比不同

5、74193为可预置同步十六进制加减计数器，搭建电路，验证74193的并行输入功能和可逆计数功能，并注意观察借位和进位，作出其状态表。（CLEAR接0，LOAD接1，两个时钟输入端一个接高电平，另外一个接脉冲输入）

暂略

6、（选作）用74193实现十二进制减法计数器。

COUNT UP（5） 接高电平

COUNT DOWN （4）接时钟脉冲    

74193的预置也是异步的

~BO也是正常工作的

思考题

1、利用7490搭建的六进制计数器能否自启动？

可以。

2、电子钟表适应晶体振荡器一般采用32.768kHz的振荡频率，需要至少使用多少位二进制计数器分频才能得到1Hz的秒信号？ 

32768是2的15次方，故需要15位二进制计数器.

有问题处欢迎指出