#2 算术运算、储存器（Part.6）1/3位解码器，逻辑引擎

1.1位解码器

很简单，过

2.3位解码器

我这个应该算是总延迟最少的做法了，总延迟6

只用了最基本的门

因为我想到的其他方法都用了比较高级的零件

总延迟压不下来

所以只能用这样子最笨的方法来做最稳的事情

3.逻辑引擎

这是普通版本，就很普通的全部连起来

然后用开关控制各路输出

但是这一关也是有一个成就

只用8位零件去完成这一关

然后我就设计了这样子的电路

在解码器的最高位出来接一个NOT，用来制造恒定的高电平

然后通过MUX做一个类似N门的效果，然后串联两个开关做AND门的效果

挺巧妙的等效电路